Устройство для анализа вероятностныххарактеристик датчика случайныхчисел

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ИТЕЛЬСТВУ

Союз Советсиик

Социалнстическик

Республик о>822198 (61) Дополнительное к авт. сеид-ву 9 590754 (22) Заявлено 040579 (21) 2761787/18-24 (51) М. Кл.з с присоединением заявки М— G 06 F 15/36

Государстиеииый комитет

СССР ио делам изобретеиий и открытий (23) Приоритет

Опубликовано 150481 Бюллетень т49 14 (53) УДК 681 ° 3 (088. 8) Дата опубликования описания 150481

В. М. Захаров, Ю. С. Комаро В",Одринский

° f

I i (Казанский ордена Трудового Кр ного Зйамени " . государственный университет им.В.И,". УльяноваЛенина (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ АНАЛИЗА ВЕРОЯТНОСТНЫХ

ХАРАКТЕРИСТИК ДАТЧИКА СЛУЧАЙНЫХ ЧИСЕЛ

3 2

Изобретение относится к анализу чисел дополнительно содержит схему характеристик случайных процессов и сравнения и блок элементов И, выход предназначено для оценки качества которого соединен с входом второго реслучайности равномерно распределен- 5 гистра памяти, информационный вход ных случайных чисел. блока. элементов И подключен к выходУ

По основному авт.св. 9 590754 из- коммутатора, а управляющий вход — к вестно устройство, содержащее индика- выходу блока управления, соединенного тор, первый. вход которого подключен с управляющим входом схемы сравнения, к выходу блока управления, а второй ® выход которой подключен к информационвход - к выходу блока сравнения, пер- ному входу первого регистра памятит вая группа входов которого соединена а информационный вход схемы сравнес выходами коммутатора соответствен- ния соединен с дополнительным выходом нол первая группа входов которого датчика случайных чисел. является входами устройства, первый На чертеже приведена блок-схема . и второй регистры памяти, входы кото- 15 устройства. рых соединены с выходом блока управления, а выходы - со вторыми группа- Устройство содержит блок 1 управми входов коммутатора и блока срав- лення,датчик 2 случайных чисел (ДСЧ), нения соответственно 111 . . первый регистр 3 памяти, коммутатор

Однако данное устройство не позво- 2 .4 (представляющий собой сумматор по ляет оценивать случайность входных, модулю два}, блок 5 сравнения, вточисел по центральному моменту второго рой регистр 6 памяти, индикатор 7, порядка и коэффициента корреляции, что. схему 8 сравнения и блок 9 элементов снижает точность анализа. 25

tlenb изобретения — повышение точ- Схема 8 представляет собой одноности анализа равномерно распределен- разрядную схему сравнения, первый ных чисел. вход которой соединен со старшим разПоставленная цель достигается тем, рядом ЛСЧ 2,второй вход - с выходом что устройство для анализа вероятно- блока 1 управлений, выход блока 8 стных характеристик датчика случайных З0 соединен с первым регистром 3 памяти.

822198

Первые входы каждого элемента И 2) поступают нулевые сигналы и число блока 9 соединены с выходами коммута- R< проходит на выход коммутатора тора 4, вторые входы — с блоком 1 в.прямом коде. управления, а выходы — со втоРым Ре- Таким образом, путем объединения гистром 6 памяти. входных случайных чисел в двучленные

В предлагаемом устройстве исполь- сцепленные группы на выходах блока 5 зуется тест, основанный на применении формируетсяпоследовательность событий цепей Маркова-Брунса, формируемых на Е, F н G, которые уже будут не незавиВыходе блока сравнения устройства. симыми, а связанными в цепь МарковаПроцесс формирования цепей Марко- Брунса.

sa-Брунса состоит в соединении вход- Последовательность событий E,F,G ных случайных чисел R в порядке их поступает на индикатор 7, который под-. следования с выхода датчика случайных считывает общее число S событий, часчисел в двучленные сцепленные группы тоту К появления событий Е, частоту вида R Я R R R R .....по следую2 ° 2 3 ° 3 4>

m появления событий 1, значения щему правилу, реализуемому за два математических ожиданий частот К и такта работы устройства. 15 и, дисперсии и коэффициент корреляВ первом такте схемой 8 сравнения ции этих частот, проверяется условие Полученные эмпирические значения

R > 0,5, (%) этих характеристик сравниваются (при и если условие (+) выполняется, то заданном статистическом уровне значичисло R через коммутатор 4 (пред- 20 мости) с известными теоретическими л ставляющий собой сумматор по модулю значениями, которые для рассматриваедва) поступает на второй регистр 6 мой цепи Маркова-Брунса соответственпамяти в инверсном коде, если же но равны:

Я,(0,5, то оно поступает в регистр „о 5 о„2 2 4>

s прямом коде. 25 . 5 . 5 л 25 " 25+4

Во втором такте проверяется усло- Предлагаемое устройство позволявие (4-)для следующего входного числа ет по сравнению с известными повыR 0 5.Если Я 0,5,то число R„челлл ллл 1 л сить точность анализа равномерно рез коммутатор 4 поступает в инверсном распределенных случайных чисел за коде на блок 5 сравнения (если же ЗО счет дополнительной проверки на слуR «0 5 то оно поступает на блок 5 чайность по центральному моменту вто4л сравнения в прямом коде), где оно рого порядка и коэффициенту корресравнивается с содержимым второго ляции эа счет применения теста, осрегистра 6 памяти (с числом Ял) . нованного на использовании цепей МарЕсли результат сравнения положи- З кова-Брунса. Кроме того, предлагаетелен, т.е. если R,„ R, то считает- мое устройство может быть использося, что поступило событие F кото- вано в качестве генератора цепей Маррое появляется на выходе блока 5. кова-Брунса, которые можно снимать с

Еели же результат сравнения отрица- выхода блока сравнения. телен, то на выходе блока 5 фиксируется событие G.Åñëè блок 5 сравне- 40 . ния фиксирует результат равенства, то на его выходе появляется событие Е. Формула изобретения

После окончания операции сравнения число R с выходов коммутатора 4 пел л-4 Устройство для анализа вероятностреписывается во второй регистр,6 па- 4 ных характеристик датчика случайных мяти и начинается новый цикл форми- чисел по авт.св. Р 590754, о т л и .— рования очередного события. ч а ю щ е е с я тем, что, с целью для проверки условия (4) содержимое повышения точности устройства, оно старшего разряда датчика 2 случайных содержит схему сравнения и блок эле-:" чисел поступает на схему 8 сравнения у ментов И, выход которого соединен с на второй вход которой поступает еди-,входом второго регистра памяти, инфорничный сигнал с блока 1 управления. мационный вход блока элементов И

Если в старшем разряде датчика 2 за- подключен к выходу коммутатора, а писана единица, то по сигналу, пос- управляющий вход - к выходу блока тупающему со схемы 8 сравнения íà пря- управления, соединенного с управляюьые входы первого регистра 3 памяти, щим входом схемы сравнения, выход с его выходов в коммутатор 4 посту- которого подключен к информационному пают единицы, которые суммируются входу первого регистра памяти, а инв коммутаторе (сумматоре по модулю, формационный вход схемы сравнения два) с числом Я; и тем саьим инвер- соединен с дополнительным выходом тируется это число. d0 датчика случайных чисел.

Если же условие (%) не выполняет- Источники информации ся, т.е. в старшем разряде ДСЧ 2 за- принятые во нимание при экспертизе писана цифра О, то с выходов перво- 1. Авторское свидетельство СССР го регистра 3 памяти во все разряды 9 590754, кл. С 06 F 15/36, 1976 коммутатора 4 (сумматора по модулю 65 {прототип), 822198

Составитель 3. Сечииа

ТехредМ,федорнак Корректор М.Коста

Редактор M.Ïåòðîâà

Филиал ППП "Патент"., г.ужгород, ул.Проектная,4

Заказ 1856/75 - Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР. о делам изобретений и открытий

113035, Москва, K-35, Раушская наб., д.4/5