Многофазный импульсный стабилизаторпостоянного напряжения

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик щ824161 (61) Дополнительное к авт. сеид-ву 51) М. К,. (22) Заявлено 050779 (21) 2791083/24-07

G 05 F 1/56 с присоединением заявки Мо (23) Приоритет

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 621.316. .722.1(088.8) Опубликовано 230481. Бюллетень Мо 15

Дата опубликования описания 2304.81

1 (72) Авторы изобретения

Ю.Ы. Любченко и Н.И. Олейник (71) Заявитель (54 ) ЫНОГОФАЗН61Й ИЫПУЛЬСНЫЙ СТАБИЛИЗАТОР

ПОСТОЯННОГО НАПРЯЖЕНИЯ

Изобретение относится к электро.технике, к устройствам стабилизации постоянного напряжения и может быть использовано в системах электропитания аппаратуры, требующей стабилизированного постоянного напряжения с малым уровнем амплитуды пульсаций.

Известно устройство, содержащее силовую часть и блок управления. Силовая часть выполнена из нескольких параллельно соединенных ключевых преобразовательных ячеек, каждая из которых состоит из ключевого транзистора, обратного диода и линейного дросселя (1).. 15

Недостаток устройства заключается в том, что в нем не предусмотрено устранение провалов .в выходном напряжении при отказе одной из нескольких силовых преобразовательных яче- 20 ек.

Известен многофазный импульсный стабилизатор постоянного напряжения, содержащий силовую часть, выполненную в виде, параллельно соединенных ключевых преобразовательными ячеек, каждая из которых состоит из блока ключевых транзисторов, блока обрат-., ных диодов и линейного дросселя, блок управления, состоящий из генера-30 тора синхронизируемых импульсов, делителя частоты, регистра-распРеделителя и блоков широтно-импульсных модуляторов по числу ключевых преобразовательных ячеек Г2).

Недостатком устройства является резкое увеличение уровня амплитуды пульсаций выходного напряжения при отказе одной, двух или нескольких преобразовательных ячеек. Это резко ухудшает качество выходного напряжения, что, при жестких требованиях к выходным параметрам, может квалифицироваться как отказ стабилизатора.

Цель изобретения - повышение качества электроэнергии стабилизатора при отказе одной, двух или нескольких ячеек.

Поставленная цель достигается тем, что каждая ключевая преобразовательная ячейка снабжена датчиком наличия напряжения на обмотке линейного дросселя, подключенныМ к этой обмотке непосредственно или через согласующий трансформатор и содержащим логические схемы НЕ, И, двухполупериодный выпрямитель, последовательно соединенный с ним стабилизатор напряжения, линию задержки и фор824161 мирователь коротких импульсов, в блок управления введена логическая схема ИЛИ, причем выход генератора синхронизирующих импульсов соединен

° с одним иэ входов логической схемы

ИЛИ, выход стабилизатора напряжения через логическую схе у ИЛИ подключен 5 к одному из входов схемы И, второй вход которой через линию задержки соединен с соответствующим выходом регистра-распределителя,.а выход через формирователь коротких импульсов с одним из входов схемы ИЛИ, выход которой подключен к входу регистрараспределителя.

На фиг. 1 представлена электрическая схема стабилизатора, для че- 15 тырех силовых преобразовательных ячеек, на фиг. 2 — временные диаграммы напряжений и токов.

Стабилизатор содержит силовую часть и блок управления. Силовая 20 часть стабилизатора выполнена в виде параллельно соединенных ключевых преобразовательных ячеек. Каждая ячейка состоит из блока ключевых транзисторов 1 — для блока первой ячейки (2, 3 и 4 — для блоков второй„ третьей, четвертой ячеек, соответственно), линейного дросселя 5 (6, 7 и 8 — для второй и последующих ячеек, соответственно), блока обратных диодов 9 (10, 11 и 12 - для блоков второй и последующих ячеек, соответственно), предусилителя 13 (14, 15 и 16 — для.блоков второй и последующих ячеек, соответственно), источника вспомогательных 17 напряжений (18, 19 и 20 — для второй и последующих ячеек, соответственно), согласующего трансформатора 21 (22, 23 и 24), датчика наличия напряжения (26, 27 и 28) на обмотке линей- 40 ного дросселя, содержащего (на фиг.

1 раскрыты датчики первой — 25 и второй — 26 ячеек.) двухполупериодный выпрямитель 29 (30 — для датчика второй ячейки), стабилизатор напряжения 31 (или 32), логическую схему

НЕ 33 {или 34), логическую схему И 35 (или 36), линии задержки 37, 38, формироэатель коротких импульсов 39 (или 40) .

Блок управления состоит иэ генератора 41 синхрониэируюдих импульсов, делителя 42 частоты, регистра — распределителя 43, измерительного устройства 44, блоков 45-48 широтноимпульсных модуляторов {для первой и последующих ячеек, соответственно). логической схемы ИЛИ 49 и источника вспомогательных напряжений 50 блока управления.

Силовая часть ключевой преобразо- ) вательной ячейки представляет собой однотактный импульсный понижающий стабилизатор постоянного напряжения компенсационного типа. К обмотке линейного дросселя каждой ячейки, 65 например, первой, подключен непосредственно или через согласующий трансформатор 21 выпрямитель 29 со стабилизатором напряжения 31 (первый вход датчика 25), Выход стабилизатора напряжения 31 через логическую схему НЕ 33 соединен с одним иэ входов схемы И 35, второй вход которой через линию задержки 37 (второй вход датчика 25) соединен с первым выходом регистра-распределителя 43.

Выход схемы И 35 через формирователь коротких импульсов 39 (выход датчика 25) соединен с одним из и+1 входов логической схемы ИЛИ 49 блока управления. Генератор синхронизирующих импульсов 41 соединен одним выходом через делитель частоты 42 с сигнальным (информационным) входом регистра 43, а вторым — с входом логической схемы ИЛИ 49, выход которой подключен к синхронизирующему входу регистра 43.

Работа устройства рассматривается при следующих режимах: режим запуска и работы стабилизатора с исправными ячейками; режим работы стабилизатора при отказе одной или нескольких ячеек.

В режиме запуска устройство работает следующим образом.

В исходном состоянии ключевые транзисторы блоков 1, 2, 3, 4 закрыты, ток через линейные дроссели

5, 6, 7, 8 не протекает, напряжение на их обмотках отсутствует. Напряжение. на выходе датчиков 25, 26, 27, 28 (напряжение на входе схемы ИЛИ

49) равно напряжению логического нуля. Действительно, например, для датчика 25, входное напряжение схемы НЕ 33 равно нулю. С выхода схемы

НЕ 33 на вход схемы И поступает напряжение с уровнем логической единицы. Так как на втором входе схемы

И 35 напряжение равно уровню напряжения логического нуля, то напряжение на выходе схемы H 35, а значит и на соответствующем входе схемы

ИЛИ 49 также равно напряжению логического нуля.

При подаче напряжения на генератор синхронизирующих импульсов 41 последний начинает генерировать импульсы напряжения йрямоугольной формы, которые поступают на вход делителя частоты 42 и через логическую схему ИЛИ 49 на синхронизирующий вход регистра 43. Делитель частоты

42 формирует выходное напряжение, период следования импульсов которого в 2 раз больше периода изменения выходного напряжения генератора синхронизирующих импульсов, где

m количество T-триггеров делителя (для рассматриваемой схемы rn = 2, период выходного напряжения делителя частоты в четыре раза больше периода синхронизирующих импульсов).

824161

40

50

60

Следовательно, на сигнальный вход регистра 33 поступает напряжение: период следования импульсов которого в четыре раза больше периода импульсов на синхронизирующем вхо" де. Регистр 43 представляет собой обычный сдвиговый регистр, выполненный на и синхронных RS-триггерах, состояние которого меняется после окончания каждого синхронизирующего импульса.

Импульс напряжения с первого выхода регистра одновременно поступает на широтно-импульсный модулятор

45 первой ячейки и на второй вход датчика наличия напряжения 25. Ключевые транзисторы блока 1 открываются, на обмотке линейного дросселя 5 и на нагрузке появляется напряжение.

Напряжение, снимаемое с обмотки дросселя 5., выпрямляется выпрямителем 29 и стабилизируется стабилизатором 31 и с уровнем логической единицы поступает на вход схемы BE

33. С выхода схемы HE 33 на вход схемы И 35 поступает напряжение с уровнем логического нуля. Так как линия задержки 37 сдвигает по времени момент появления импульса регистра, поступающего на схему И 35 со второго входа датчика 25, то напряжение с уровнем логической единицы поступает на второй вход схемы И 35 уже после того, как на первом входе схемы И 35 появится напряжение логического нуля. Линия задержки 37, таким образом, обеспечивает на вы-. ходе схемы И 35 напряжение логического нуля в течение времени переходного процесса при первом включении ключевых транзисторов, препятствуя ложному срабатыванию схемы.

Черед период» времени Т/и откры- ваются ключевые транзисторы блока

2 второй преобразовательной ячейки, заъем с таким же временным сдвигом по отношению друг к другу открываются транзисторы третьей и четвертой преобразовательных ячеек.

Закрытие ключевых транзисторов блоков осуществляется с временным" сдвигом Т/и широтно-импульсными модуляторами 45, 46, 47, 48. Закрытие транзисторов вызывает изменение полярности напряжения на обмотках линейного дросселя. Однако изменения сигнала на выходе датчиков наличия напряжения 25, 26, 27, 28 не происходит (иэ-эа двухполупериодного выпрямления) и при условии непрерывности токов линейного дросселя на выходе соответствующего датчика наличия напряжения в течение всего времени исправной работы ячейки обеспечивается напряжение с уровнем логического нуля.

Временные диаграммы напряжений и токов при исправных ячейках и установившемся режиме работы не отличаются от соответствующих временных диаграмм для.схемы прототипа, которые представлены на фиг. 2.

Отказ ячейки, например, короткое замыкание, вызывает срабатывание средств защиты (например, плавких предохранителей) и отключение поврежденной ячейки. -При отказе типа

"обрыв" преобразовательная ячейка также отключается.

При отказе одной или нескольких преобразовательных ячеек устройство работает следующим образом. Предположим, что произошел отказ второй ячейки. Тогда на обмотке линейного дросселя 6 напряжение отсутствует.

Напряжение на выходе логической схемы HE 34 равно напряжению логической единицы в течение всего времени работы устройства с отказавшей ячейкой. Импульс напряжения с выхода регистра 43 поступает на вход широтно-импульсного модулятора 46 и через линию задержки на вход логической схемы И 36. На выходе логической схемы И 36 появляется напряже- . ние с уровнем логической единицы, существующее в течение всего времени импульса регистра — распределителя ° Напряжение с выхода логической схемы И 35 поступает на входоформирователя коротких импульсов 40. Импульс кратковременной длительности с выхода формирователя 40 поступает через логическую схему ИЛИ 49 на синхрониэирующий вход регистра-распределителя 43. Внеочередной синхронизирующий импульс изменяет состояние регистра 43 и на выходе третьего триггера регистра появляется импульс напряжения, который открывает ключевые транзисторы блока 3 третьей ячейки.

Таким образом, вместо отказавшей второй ячейки подключается третья, следующая по счету, ячейка. Время задержки подключения третьей ячейки определяется параметрами линии задержки 38, схем И 36, ИЛИ 49 и формирователя импульсов 40. Следующий, очередной, импульс синхронизирующего генератора переводит регистр в новое состояние. Появляется импульс напряжения на широтно-импульсном молудя-торе 28 четвертой ячейки, а затемна первой. В дальнейшем процесс работы повторяется.

Период времени работы ключевых транзисторов при отказе одной ячейки изменяется и становится равным Т (n-1)n.

Широтно-импульсные модуляторы исправных ячеек (45, 47, 48) изменяют относительное время открытого состояния ключевых транзисторов таким образом, чтобы восстановить . уровень стабилизированного напряжения.

824161

На фиг. 2 представлены временные диаграммы напряжений и токов устройства при отказе одной ячейки, например, второй/ где 0г и - напряжение иа выходе генератора синхронизирующит импульсов, Uq//, - напряжение на выходе формирователя коротких импульсов, 0т - выходное напряжение первого триггера делителя частоты, 0*4 - выходное напряжение второго триггера делителя (выходное напряже-, ние делителя частоты), Up„, U/р

Uрэ, О/, - напряжение на первом, / / втором, третьем, четвертом выходах регистра при отказе одной ячейки, / ° /

1 !

„//,, >,, /*р, i*p<- ток, протекающий через первый, третий, четвертый линейные дроссели, соответственно, при отказе одной ячейки, /др — суммарный ток при отказе ячейки.

При выходе из строя еще одной ячейки, например, третьей, вместо 20 второй и третьей ячеек подключается, соответственно, четвертая и первая.

Несмотря на то, что время задержки подключения четвертой ячейки в этом случае увеличивается, величина ампли- р5 туды пульсаций выходного напряжения значительно меньше амплитуды пульсаций при отказе двух ячеек из четырех по сравнению с устройством, выполненным по схеме прототипа.

Период работы ключевых транзисторов при выходе ячеек из строя в общем случае равен T(ri-К)/и, где Кколичество отказавших ячеек.

° Эффект от использования предложенного устройства оценивается снижением амплитуды пульсаций по сравнению с их кровнем в существующих устройствах при отказ/е преобразовательных ячеек.

Эффект возрастает по мере увели- 40 чения числа отказавших ячеек.

Таким образом, предлагаемый стабилизатор позволяют уменьшить величину амплитуды пульсаций выходного напряжения при отказе одной, двух и более ячеек и тем самым улучшить качество напряжения, что особенно важно при питании потребителей, требующих напряжения с малыми допустимыми величинами амплитуды пульсаций.

Формула изобретения

Иногофаэный импульсный стабилизатор постоянного напряжения, содержащий силовую часть, выполненную в ви де параллельно соединенных ключевых преобразовательных ячеек, каждая,из которых состоит из блока ключевых транзисторов, блока обратных диодов и линейного дросселя, и блок управления, состоящий из генератора синх ронизирующих импульсов, делителя частоты, регистра-распределителя и блоков широтно-импульсных модуляторов по чисду ключевых преобразовательных ячеек, отличающийся тем, что, с целью повышения качества электроэнергии стабилизатора при отказе одной, двух или нескольких преобразовательных ячеек, каждая ключевая преобразовательная .ячейка снабжена датчиком наличия напряжения на обмотке линейного дросселя, подключенным к этой обмотке непосредственно или через согласующий трансформатор и содержащим логические схемы НЕ, И, двухполупериодный выпрямитель, последовательно соединенный с ним стабилизатор напряжения, линию задержки и формирователь корот-. ких импульсов, в блок управления введена логическая схема ИЛИ, причем выход генератора синхронизирующих импульсов соединен с одним из входов логической схемы ИЛИ, выход стабилизатора напряжения каждой преобразовательной ячейки через логическую схему НЕ подключен к од//ому из входов схемы И, второй вход которой через линию задержки соединен с соответствующим выходом регистра-распределителя, а выход через формирователь коротких импульсов — с. одним из входов схемы ИЛИ, выход которой подключен к входу регистра-распределителя.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 3274б2, кл. G 05 F 1/56, 1972.

2. Юрченко А.И. и др. Многофазный импульсный стабилизатор постоянного напряжения. — Электронная техника в автоматике Под ред. Ю.И. Конева. M., "Советское радио", 1978, вып.. 10, с. 107-113. (рис. 1, стр.

109, рис, 2, с. 111).

824161

Составитель Л. Стрелкин

Техред Н.Граб Корректор Г.Решетник

Редактор М. Ликович

Закаэ 2109/69 Тираж 940 Подписное

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4