Множительное устройств

 

Союз Советскик

Социаннстическик

Реснубпнк

О П И С.А Н И Е

ИЗОБРЕТЕНИЯ.ф

К АВТ©РСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свнд-ву (22) Заявлено 180679 (21) 2781986/18-24 (51)М Л. с присоединением заявки ¹

G 06 G 7/16

Государственный комитет СССР по делам изобретений н открытий (23) Приоритет

Опубликовано 23.04.81 Бюллетень М 15

Дата опубликования описания 23. 05. 81 (53) УДК 681; 335 (088.8} (72) Автор изобретения

Б. K. Дашдамиров (7I ) Заявитель

1:, : ...., (Всесоюзный научно-исследовательский институт нефтепромысловой геофизики (54) МНОЖИТЕЛЬНОЕ УСТРОЙСТВО

Изобретение относится к электрическим вычислительным устройствам, выполняющим операцию умножения с использованием логарифмического преобразования сигналов, и может быть использовано в аналоговых вычислительных.машинах.

Известно устройство умножения двух сигналов, содержащее ключи, логарифмирующие элементы, сумматор, блок потенцирования, блок управления pl} .

Однако это устройство обладает малой точностью работы.

Наиболее близким к предлагаемому является множительное устройство, со- IS держащее первый операционный усилитель, к инвертирующему входу которого подключен один вывод элемента с нелинейной характеристикой, первый и второй ключи, первые вывощи которых,2О присоединены соответственно к первому и второму входам устройства ., а вторые выводы соединены, второй операционный усилитель, между инвертирующим входом и выходом которого включен л5 масштабный резистор обратной связи, инвертирующий и неинвертирующий вхо.-ды второго: операционного усилителя соединены через последовательно включенные первый и второй масштабные 30 резисторы, неинвертирующий вход второго операционного усилителя через третий ключ присоединен к шине нулевого потенциала, усредняющий фильтр, выход которого является выходом устройства (21.

Недостатком этого устройства является сравнительно большая погрешность преобразования сигналов, т.е. малая точность работы.

Цель изобретения — повышение точности работы устройства.

Поставленная цель достигается тем, что в множительное устройство введены элемент памяти, источник опорного напряжения, четвертый, пятый, шесгой, седьмой, восьмой, девятый, десятый ключи и первый и второй,цополнительные масштабные резисторы, причем выход первого операционного усилителя соединен с первыми выводами четвертого, пятого и шестого ключей, второй вывод четвертого ключа подключен. ко второму выводу элемента с нелинейной характеристикой, выход источника опорных напряжений через седьмой ключ . соединен со вторым выводом второго ключа и первым выводом первого дополнительного масштабного резистора, второй вывод которого подключен к

824223 инвертирующему входу первого операционного усилителя и первому выводу . второго дополнительного масштабного резистора, второй вывод которого соединен со вторым выводом пятого ключа, а через десятый ключ присоединен ко входу усредняющего фильтра, второй вывод шестого ключа подключен ко второму выводу первого масштабного резистора, выход второго операционного усилителя соединен со входом эле- о мента памяти, выход которого через восьмой ключ подключен к шине нулевого потенциала, а через девятый ключ присоединен ко второму выводу элемента с нелинейной характеристикой,. неинвертирующий вход первого опера15 ционного усилителя соединен с шиной нулевого потенциала.

На чертеже изображена схема множительного устройства.

Устройство содержит первый-деся- 20 тый ключи 1-10, источник 11 опорного напряжения, первый и второй дополнительные масштабные резисторы 12 и 13, элементы 14 с. нелинейной характеристикой, первый операционный усилитель

15, первый и второй масштабные резисторы 15 и 17, масштабный резистор

18 обратной связи, второй операционный усилитель 19, элемент 20 памяти, усредняющий фильтр 21, шину 22 нуле- 30 вого потенциала, первый и второй входы 23 и 24 устройства.

Цикл работы множительного устройства состоит из двух режимов работы первого операционного. усилителя 15.

В первом режиме четвертый и шестой ключи замкнуты, третий, пятый, восьмой, девятый и десятый ключи 3, 5 и

8-10 разомкнуты. Первый операционный усилитель 15 совместно с элементом

14 в цепи обратной свяэй работает s 40 режиме логарифмирования.

Первый, второй и седьмой ключи

1, 2 и 7 поочередно коммутируются управляющими импульсами, сдвинутыми во времени друг относительно друга на величину длительности одного импульса. При этом аналоговые напряже. ния постоянного тока, поступающие с первого и второго входов 23 и 24 и от источника 11 опорного напряжения (равно операционной единице) на входы первого, второго и седьмого ключей 1, 2 и 7, преобразуются на их выходах в импульсные, и через первый .дополнительный масштабный резистор .12,прдаются на инвертирующий вход 55 ,первого операционного усилителя 15, логарифмируются и через первый и второй масштабные резисторы 16 и 17 псступают на входы второго операционного усилителя 19. Поскольку третий ф) ключ 3 работает синхронно с седьмым. ключом 7 и первый, второй и седьмой ключи 1, 2 и 7 управляются сдвину,тыми во времени импульсами, то во время коммутации первого и второго 5 ключей 1 и 2 третий ключ 3 разомкнут„ второй операционный усилитель 19 работает в режиме повторителя и на выходе выдает синфазные с входными импульсы напряжений, амплитуды которых сбдтветственно пропорциональны логарифмам or величин входных напряжений устройства. Когда замкнуты седьмой и третий ключи 7 и 3, вто рой операционный усилитель 19 работает в режиме инвертора, на выходе (которого формируется импульс напряжения, амплитуда которого пропорциональна величине сигнала источника 11 опорного напряжения.

Таким образом, к концу режима логарифмирования, на элементе 20 памяти накапливается напряжение, ампли туда которого пропорциональна где q — заряд электрона;

К вЂ” постоянная Больцмана1

Т вЂ” абсолютная температура;

7 — неуправляемый ток (ток насыщения) р-и перехода диода как элемента с нелинейной характеристикой;

R — сопротивление резисторов; х,у — сигналы на первом и втором входах 23 и 24.

Во втором режиме работы пятый, девятый и десятый ключи 5, 9 и 10 замкнуты, остальные — разомкнуты.

Первый операционный усилитель 15 совместно с элементом 14 с нелинейной характеристикой и вторым дополнительным масштабным резистором 13 работает в Режиме антилогарифмирования.

Напряжение, хранимое в элементе

20 памяти, через замкнутый девятый ключ 9 прикладывается к элементу 14 с нелинейной характеристикой. При этом на выходе первого операционного усилителя 15 формируется импульс, амплитуда которого пропорциональна произведению сигналов на первом и втором входах 23 и 24.

Затем замыкается восьмой ключ 8 и происходит обнуление элемента 20 памяти и множительное устройство готово к повторному циклу.

Таким образом, на выходе замкнутого во втором режиме десятого ключа 10 формируется последовательность импульсов, подаваемая на усредняющий фильтр

21. На его выходе получается аналоговое напряжение, пропорциональноепроиэведению сигналов на первом и втором входах 23 и 24.

В предлагаемом множительном устройстве повышена точность работы, так как процессы логарифмирования и антилогарифмирования осуществляются одними и теми же функциональными блоками.

824223

Формула изобретения

Составитель О. Отраднов

Редактор А. Шишкина Техред A.Ñàâêà Еорректор(М. Шароши

Эакаэ 2126/72 Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент ., г. Уам щюд, уя. ЯроезлчИМ, 4

Множительное устройство, содержащее первый операционный усилитель, к инвертирующему входу которого подключен один вывод элемента c,нелинейной рактеристикой, первый и вто 5 рой ключи, первые выводы которых присоединены соответственно к первому и второму входам устройства, а вторые .выводы соединены, второй операционный усилитель, между инвертирующим входом и выходом которого включен масштабный резистор обратной связи, инвертирующий и неинвертирующий входы второго операционного усилителя соединены через последовательно 15 включенные первый и второй масштабные резисторы, неинвертирующий вход второго операционного усилителя через третий ключ присоединен к шине нулевого потенциала, усредняющий фильтр, 20 ,выход которого является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности работы, в него введены элемент памяти, источник опорного напряжения, четвертый, пятый, шестой, седь25 мой, восьмой . девятый, десятый ключи и первый и второй дополнительные масштабные резйсторы, причем выход ,первого операционного усилителя соединен с первыми выводами четвертого, пятого и шестого ключей, второй вывод четвертого ключа подключен ко второму выводу элемента с нелинейной характеристикой, выход источника опорных напряжений через седьмой ключ соединен со вторым выводом второго ключа и первым выводом первого дополнительного масштабного резистора, второй вывод. которого подключен к инвертирующему входу первого операционного усилителя и первому выводу второго дополнительного масштабного резистора, второй вывод которого соединен со вторым выводом пятого ключа, а через десятый ключ присоединен ко входу усредняющего фильтра, второй вывод шестого ключа подключен ко второму выводу первого масштабного резистора, выход второго операцион ного усилителя соединен со входом элемента памяти, выход которого через восьмой ключ подключен к шине нулевого потенциала, а через девятый ключ присоединен ко второму выводу элемента с 1нелинейной характеристикой, неинвертирующий вход первого операционного усилителя соединен с шиной нулевого потенциала °

Источники информации, принятые во внимание при экспертизе

1. Патент Японии Р 47-6781, кл. 97(8) В 12, 1972.

2. Авторское свидетельство СССР по заявке 2677025/18-24, кл. G 06 G 7/16, 1978 (прототип).