Преобразователь код-фаза

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К- АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (n>824255 (61) Дополнительное к авт. сеид-ву(22) Заявлено г50779 (21) 2805735/18-г4 с присоединением заявки Н9(23) Приоритет—

Опубликовано г30481. Бюллетень Мо 15

Дата опубликования описания г 404.81! (s))e. кл.

G 08 С 9/00

Н 03 Н 7/18

Государственный комитет

СССР по делам изобретений и открыти и (5Ç) УФЖ 681 ° зг5 (088.8) (72) Автор изобретения (71) Заявитель (54 ) ПРЕОБРАЗОВАТЕЛЬ КОД-ФАЗА ключенных к выходам соответствующих реверсивных счетчиков (2J .

Недостатком устройства является зависимость точности преобразования от быстродействия двоичного счетчика, что не позволяет получить высокую точность преобразования при высокой частоте (превышающей 1000 Гц) выходного полезного сигнала цифрового фазовращателя, а также его сложность, что усложняет его практическую реализацию.

Цель изобретения — повышение точности преобразователя и упрощение его конструкции.

Эта цель достигается тем, что преобразователь код-фаза, содержащий генератор-импульсов, кодовый регистр, преобразователь код-напряжение, выход которого соединен с входом формирователя полезного сигнала, введены распределитель импульсов, дешифратор, цифровой сумматор и блок инес верторов, причем выход генератора импульсов подключен к входу распределителя импульсов, выходы которого . через дешифратор подключены к первым входам цифрового сумматора, вторые

ЗО входы которого подключены к выходам

Изобретение относится к преобразователям цифрового кода в фазовый сдвиг сигнала переменного тока и может быть использовано в устройствах автоматики и измерительной техники, в частности в преобразователях уголфаза-код.

Известно устройство, содержащее кодовый регистр, блок ключей, N-разрядный блок фазосдвигающих цепочек, соединенных межцу собой с помощью ключевых элементов блока ключей, управляющие входы которых подключены к выходам кодового регистра $1) .

Недостатком этого устройства яв- . ляется низкая точность преобразования, обусловленная нестабильностью элементов фазосдвигающих цепочек.

Известен также преобразователь код-фаза, содержащий генератор импульсов, два двоичных счетчика, вводное устройство, вход которого подключен к выходу первого двоичного счетчика, а выход - ко входу второго двоичного счетчика, два формирователя участков аппроксимации и частот, подключенных к выходам двоичных счетчиков, два реверсивных счетчика и два преобразователя код-напряжение, поа824 255 кодового регистра, а выходы всех разрядов, кроме старшего, через блок инверторов подключены к цифровым входам преобразователя код-напряжение, выход старшего разряда цифрового сумматора подключен ко второму 5 входу блока инверторов.

На фиг. 1 приведена схема преобразователя код —; на фиг. 2 и фиг.

3 — диаграммы работы преобразователя код-фаза.

Преобразователь состоит иэ последовательно включенных генератора 1 импульсов, распределителя 2 импульсов, выполненного в виде 3-х разрядного сдвигающего регистра и дешифратора 3, цифрового сумматора 4, N-раэ- 15 рядного кодового регистра 5, блока 6 инверторов, преобразователя 7 коднапряжение и блока 8 формирования полезного сигнала. Выходы кодового регистра 5 подключены к одноименным 20 разрядным шинам второго входа цифрового сумматора 4, разрядные шины первого входа которого подключены к одноименным выходным разрядным шинам дешифратора 3. Выходы младших N — 1 разрядов цифрового сумматора 4 через блок 6 инверторов подключены к соответствующим входам преобразователя 7 код-напряжение, выход которого подключен к входу блока 8 формирования полезного сигнала.

Устройство работает следующим образом.

На выходе генератора 1 формируютс я опор ные импульсы с част от ой

= (Тщ. (Эти импульсы поступают на вход 3-х фаэного распределителя импульсов, на 1, 2 и 3 выходах которого последовательно во времени формир ются тактовые прямоугольные импульсы с длительностью „ = Tz и с час- 40

» тотой С.>„= — (.7 t-M, причем тактовые импульсы на выходах распределителя

2 смещены во времени относительно друг друга на величину, равную Т„,„ (фиг.. 2) .

Выходные тактовые импульсы распре делителя 2 импульсов поступают по соответствующим шинам на входы 3-х фаэного дешифратора 3, конструкция которого выбрана таким образом, что при появлении тактового импульса на первом входе дешифратора на его вы- ходе формируется N-разрядный двоичный код Я», соответствующий Оо. При появлении тактового импульса на втором входе дешифратора. на его выходе формируется N-разрядный двоичный код

Я2, соответствующий 1200 . При появлении тактового импульса на третьем входе дешифратора на его выходе формируется й-разрядный двоичный код 60

Q3, соответствующий 240 . Так как тактовые импульсы поступают на 1, 2 и 3 входы дешифратора 3 последовательно во времени через равные промежутки времени Ttg, то цифровой код 65 на выходе дешифратора 3 также изменяется последовательно во времени с частотой () „„и с шагом равным 120 о (фиг. 3).

В цифровом сумматоре 4 дискретно изменяющийся во времени выходной код

ОА1, дешифратора 3 суммируется с выходным разрядным кодом Q кодового

1регистра 5. В результате значение выходного кс>да Q сумматора 4 смещается относительно значения выходного кода Q z дешифратора 3 на величину выходного кода регистра 5 (фиг. 3).

Изменяющийся во времени код Q ()

=(»+Яды сумматора 4, представленный младшими N — 1 разрядами, поступает через блок б инверторов на цифровой вход N — 1 разрядного функционального преобразователя 7 код-напряжение.

Старший разряд сумматора 4 поступает на управляющий вход блока б инверторов. Конструкция блока инверторов выбрана таким образом, что при нулевом значении кода старшего разряда сумматора 4 выходной код Q > младших

N — I разрядов сумматора 4 проходит через блок 6 инверторов беэ измене- ния. При единичном значении кода старшего разряда сумматора 4 блок инверторов инвертирует выходной код младших N — 1 разрядов сумматора 4.

В результате выходной код Q > блока б инверторов при непрерывном изменении выходного кода Q р е ги стр а 5 от

Оо до 360о изменяется, как показано на фиг. 3, по.треугольному закону.

В функциональном преобразователе 7 код-напряжение выходной код блока

6 инверторов преобразуется в напряжение постоянного тока, причем его конструкция выбрана таким образом, что при изменении кода от 0 до

360" его выходное напряжение изменяется по закону

UIQI = (»-cosQ).

При непрерывном изменении выходного кода сумматора 4 (что имеет место при отключенном дешифраторе

3) от Оо до 180 выходное напряжение увеличивается по закону (1) от

0 до 0,»с,, а затем при изменении кода от 180О до 360О уменьшается ° (за .счет инвертирования выходного

N — 1 разрядного кода сумматора 4, также по закону (1) от О,»с»„с до

0) (фиг. 3) .

При ступенчатом изменении выходного кода Q< (t) с шагом равным

120О (что имеет место при включении дешифратора 3), на выходе преобразователя 7 код-напряжение формируется, дискретно изменяющееся во времени за период Т, 3 х ступенчатое напряжение U(t,Q), причем частота повторения выходного ступенчатого напряжения преобразователя 7 равна частоте изменения уровня выходного ко824255 да дешифратора 3, а амплитуда — пропорциональна з начению фу нкции 0 (t, Q ) (фиг, 3 а) в точке ступенчатого изменения кода сумматора 4, равного

Q = Ы„ i+Q, i =0,1 2» ° °, где Q — выходной код регистра 5;

Ъ

٠— шаг изменения выходного

К кода дешифратора аЩк= 120о

При разложении в ряд Фурье 3-х ступенчатой периодической функции

U (t Я), образованной на выходе преобразователя 7 код-напряжение, фазовый сдвиг первой гармоники с частотой Ик, присутствующей в сигнале

0(t,Д), изменяется в функции от выходного кода Q кодового регистра 5, т.е.

01 гс рм = 0о 1 и (4 к +© где U .- амплйтуда первой гармоники. о

Формирователь полезного сигнала, в который входит избирательный .усилитель, выделяет первую гармонику (2) выходного напряжения преобразователя

7 код-напряжение, фазовый сдвиг которой изменяется в зависимости от задающего цифрового кода. В. качестве опорного сигнала с частотой Сдк,. относительно которого осуществляется фазовый сдвиг первой гармоники 0„„р,„ используют один из прямоугольных сигналов 0рк (t), следующих с частотой

ы образованной на выходах распреК делителя 2 импульсов (фиг. 2 ) .

Погрешность преобразования и частота (,> выходного сигнала в предлак гаемом устройстве зависит от разрешающей способности и инерционности линейного преобразователя 7 код-напр яжения и определяется по формулам

А ф = — и ("Ока†(80 4 (М ср 2 Ъ где Ь р — фазовая погрешность преобраз оват ел я код-напряжение; разрядность двоичного кода, поступающего на вход преобразователя 7 код-напряжение;

Тд„„- время 1 цикла преобразования кода в напряжение преобразователя 7 коднапряжение.

Промышленностью освоены и серийно выпускаются преобразователи- коднапряжение, выполненные на интегральных микросхемах с параметрами (12 — 13) разрядов двоичного кода;

11К Н

-6

Это позволит, как следует из уравнений (2, 3), осуществить преобразования цифрового кода в фазовый сдвиг сигнала переменного в предлагаемом устройстве с погрешностью, не превышающей ур,„,рй(1,5.—.2) угл.мин, при частоте выходного полезного сигнала фаэовращателя, не превышающей ()кс(200-300) кГц.

Предлагаемое изобретение позволяет повысить точность преобразователей код-фаза, увеличить рабочую час15 тоту выходного полезного сигнала до

200 — 30 0 к Гц, а также упростить конструкцию и пр акт ичес кую р еализ ацию цифровых фазовращателей за счет более широкого использования серийgQ но выпускаемых микросхем, чем и обусловлен экономический эффект, получаемый при его использовании.

Формула и з о бр ет ения

g5 Преобразователь код-фаза., содержащий генератор импульсов, кодовый регистр, преобразователь код-напряжение, выход которого соединен с входом формирователя полезного сигнала, отличающийся тем,что, с целью повышения тсчности и упрощения конструкции преобразователя, в него введены распределитель импульсов, дешифратор, цифровой сумматор и блок инверторов, причем выход генератора импульсов -подключен к входу распределителя импульсов, выходы которого через дешифратор подключены к первым входам цифрового сумматора, вторые входы которого подключены к выхо40 дам кодового регистра, а выходы всех разрядов, кроме старшего, через блок инверторов подключены к цифровым входам преобразователя код-напряжение, выход старшего разряда цифрового сум45 матора подключен ко второму входу блока инверторов.

Источники информации, принятые во внимание при экспертизе

1. Зверев A.Е., Максимов В.П. и

Мясников В.A. Преобразователи угловых перемещений в цифровой код. Л., "Энергия", 1974, с. 134.

2. Зверев A.Å., Максимов В.П. и

Мясников В.A. Преобразователи угловых перемещений в цифровой код. Л., "Энергия", 1974, с. 133 (прототип).

824255 Составитель Е.Бударина

Редактор Н.Рогулич Техред И.Асталош Корректор О.Билак

Заказ 2130/74 Тираж 691 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4