Устройство для формирования адреса

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советсиик

Социалистичесиик

Республик (826350 (61) Дополнительное к авт. свид-ву (5l)M. Кл.

G 06 F 9/20 (22)Заявлено 07.08. 79 (2I) 2807130/18-24 с присоединением заявки 1(й (23) Приоритет

Опубликовано 30.04. 81. 6имлетень М16

Дата опубликования описания 10.05.81

Ртоударотванный комнтет

СССР аа долам нзобрвтеннй н открытий (53) УДК681, .32S(088.8) бюро сейсмораэведочной электронной техники (54) УСТРОЙСТВО. ДЛЯ ФОРМИРОВАНИЯ АДРЕСА

Изобретение относится к вычислительной технике и может найти применение в специализированных процессорах, решающих задачи цифровой фильтрации и спектрального анализа при обработке сейсморазведочной информации.

Известен спецпроцессор СКИФ, содержащий адресное устройство, включающее суммирующее устройство, регистры и коммутаторы адресов и индексов (! ).

Недостатком этого устройства является низкая скорость вычисления адресов массива назначения при трансляции и использовании дополнительI5 ной области. памяти для таблицы индексов, Наиболее близким техническим решением к предлагаемому является адресное устройство специализированного процессора СП-М222, содержащее сумматор, регистры адресов, регистры индексов, коммутаторы адресов н индексов (2 ).

Однако в этом спецпроцессоре притрансляции массивов для вычисления текущих адресов массива назначения индексы, для каждого операнда, подсуммируемые к начальному адресу, считываются иэ оперативного ЗУ, на что затрачивается время, равное времени чтения нэ оперативного ЗУ данных исходного массива. Кроме того, для размещения индексов в оперативном

ЗУ требуется дополнительная область памяти, равная объему памяти для массива назначения.

Цель изобретения — повышение быстродействия устройства при трансляции массивов данных.

Поставленная цель достигается тем, что в устройство для формирования адреса, содержащее три регист" ра адресов, первые информационные входы которых являются информационным входом устройства и соединены с информационными входами трех регистров индексов, выходы которых

26350 ф

3 8 соединены с соответствующими входами коммутатора индексов, выход которого соединен с первым входом сумматора, второй вход которого соединен с выходом коммутатора адресов и является адресным выходом устройства, выходы всех регистров адресов соединены с соответствукицими входами коммутатора адресов, выход сумматора соединен со вторыми информационными входами всех регистров адресов, введен узел вычисления индексов, содержащий и-разрядные регистр и счетчик,,n - ) элементов 2И-ИЛИ и элемент И, причем счетный вход триггера и-го разряда счетчика подключен к выходу элемента И, первый вход которого соединен с прямым выходом триггера п го разряда регистра, а второй вход — с первыми входами всех элементов 2ИИЛИ и является тактовым входом устройства, счетные входы I 2,3,...(п — 1) триггеров счетчика соединены соответственно с выходами 1,2,3... ° (n — 1) элементов 2И-ИЛИ, вторые входы которых подключены к прямым выходам соответствующих триггеров регистра, а третьи входы — к инверсным выходам соответственно 1,2,3,...(n — 1) триггеров регистра, Я-входы которых соединены с И-входами триггеров счетчика и являются входом сброса устройства, а 5 --входы всех триггеров регистра соединены с информационным входом устройства, инверсный выход триггера первого разряда счетчика соединен с

33-входом этого триггера, а инверсные выходы 2,3,4,...n триггеров счетчика соответственно с Э-входами этих триггеров и с четвертыми входами

1,2„3,...(n - 1) элементов 2И-ИЛИ, прямые выходы триггеров счетчика подключены к соответствующему входу коммутатора индексов.

На чертеже изображено устройство для формирования адреса.

Устройство для формирования адреса включает сумматор 1, регистры 2-4 адресов, регистры 5-7 индексов, коммутаторы адресов 8 и индексов 9 и: узел 10 вычисления индексов, который содержит триггеры 11-13 счетчика, (и — 1) элементов 2И-ИЛИ 14 и 15, элемент И 16, Ь триггеров 17-19 регистра °

К устройству для формирования адреса подводятся: вход 20 из устройства ввода-вывода спецпроцессора, по

1которому передаются в регистры 2-4 адресов коды. начальных адресов массивов, в регистры 5-7 индексов — коды индексов, и в узел 10 вычисления индексов — код длины массива назначения; выход 21, по которому передаются текущие адреса иэ регистров 2-4 адресов через коммутатор 8 адресов в оперативное запоминающее устройство; тактовый вход 22, вход 23 сброса.

Узел вычисления индексов работает следующим образом.

Перед началом работы устройства счетчик и регистр узла вычисления индексов обнуляются сигналом, поступающим по входу 23 из устройства уп= равления спецпроцессора, Затем по входу 20 подается на 5 -входы регистра код в виде единицы в и-ом разряде (i — показатель степени, 2

1 длина массива назначения, которая является исходным массивом для быстрого преобразования Фурье, например, когда длина массива равна 16, = 4 и код поступающий на 5 -входы регистра, содержит единицу в четвертом разряде), которая фиксируется в i-ом разряде регистра. При максимальной длине массива назначения (i= n) единица фиксируется. в и-ом (старшем) разряде регистра (триггер

19) и разрешение с прямого выхода триггера 19 поступает на вход элемента И 16. Зто позволяет тактовым импульсам проходить по входу 22 из устройства управления спецпроцессора через элемент И 16 на счетный вход триггера 13 n-ro (старшего) разряда счетчика.

Таким образом, счетный вход счетчика определяется длиной массива назначения один раэ в начале операции, С прямых выходов остальных триггеров

17 и 18 регистра поступает запрет на вторые входь, а с инверсных выхо— дов — разрешение на входы элементов

2И-ИЛИ, благодаря чему на счетные входы 1,2,3,...(и - 1) триггеров 11 и 12 счетчика поступают сигналы переносов от старших к младшим разрядам счетчика (от инверсных выходов триггеров 12 и 13 на четвертые входы элементов 2И-ИЛИ 14 и 15).

С прямых выходов триггеров счетчика после каждого тактового импульса передается необходимый индекс в сумматор 1 через коммутатор 9 индексов. Индексы, получаемые на выходе

Формула изобретения

5 8263 счетчика, при подсуммировании к начальному адресу образуют адреса массивов назначения в порядке по КулиТаки.

Еслиединица поступаетв (n - 1)-ый

S разряд регистра (триггер 18), тогда разрешение с прямого выхода триггера 18 поступает на вход (n — l)-го элемента 2И-ИЛИ 15 и с инверсных выходов 1,2,3,...(n - 2) триггеров 17 регистра на входы 1, 2,3,...(n — 2) элементов 2И-ИЛИ 14.

Тактовые импульсы по входу 22 поступают через вход (n - 1)-го элемента 2И-ИЛИ 15 на счетный вход тригге- 1 ра 12. Счетный вход (n — 1)-ro триггера 12 счетчика становится счетным входом счетчика. Цепи переносов от старших разрядов к младшим, начиная с (и — I ) -ro открыты.

На входе. элемента 2И-ИЛИ 15 с инверсного выхода триггера 18 будет запретна перенос из и-го в (n — 1)-й разряд счетчика. На .входах 1,2,3..» (и — 2) элементов 2И-ИЛИ 14 и д

1 входе элемента И 16 с прямых выходов соответствующих триггеров регистра будет запрет на прохождение тактовых импульсов к счетным входам 1, 2,3,...(n — 2), h тригге- що ров счетчика.

При этом и-ый (старший) рязряд счетчика не участвует в вычислени- . ях, оставаясь в нулевом состоянии. С прямых выходов всех триггеров счетчика снимаются значения индексов.

Аналогично узел вычисления индексов работает при поступлении единицы в любой другой разряд регистра.

Таким образом, предлагаемое устройство для формирования адреса поз- . воляет вычислять адреса без обращения к оперативному ЗУ за индексами, что в два раза ускоряет подготовку данных для быстрого преобразования Фурье и в два раза сокращает объем памяти на трансляцию и, в конечном итоге, снижает затраты машинного времени универсальной ЭВМ, в комплексе с которой работает специализированный процессор, оснащенный предлагаемым устройством.

Устройство для формирования адреса, содержащее три регистра адресов, 50 6 первые информационные входы которых являются информационным входом устройства и соединены с информационными входами трек, регистров индексов, выходы которых соединены с соответствующими входами коммутатора индексов, выход которого соединен с первым входом сумматора, второй вход которого соединен с выходом коммутато.ра адресов и является адресным выходом устройства, выходы всех регистров адресов соединены с соответствующими входами коммутатора адресов, выход сумматора соединен со вторыми информационными входами всех регистров адресов, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введен узел вычисления индексов, содержащий и-разрядные регистр и счетчик,(n - l) элементов 2И-ИЛИ и элемент И, причем счетный вход триггера и-го разряда счетчика подключен к выходу элемента И, первый вход которого соединен с прямым выходом триггера h-го разряда регистра, а второй вход элемента И вЂ” с первыми входами всех элементов 2И-ИЛИ и является тактовым входом устройства, счетные входы 1,2 3 (n - 1) триггеров счетчика соединены соответственно с выходами 1,2,3,... (п — !) элементов 2И-ИЛИ, вторые входы которых подключены к прямым выходам соответствующих триггеров регистра, а третьи входы элементов

2И-ИЛИ вЂ” к инверсным выходам соответственно 1,2,3,...(n — 1) триггеров регистра, Н-входы которых соединены с R-входами триггеров счетчика и являются входом сброса устройства, а S-входы всех триггеров регистра соединены с информационным входом устройства, инверсный выход триггера первого разряда счетчика соединен.с

3-входом этого триггера, а инверсные выходы 2,3,4,...n триггеров счетчика соответственно с Т1-входами этих триггеров и с четвертыми входами 1,2 3;,. (и — I ) элементов 2И-ИЛИ, прямые выходы триггеров счетчика подключены к соответствующему входу коммутатора индексов.

Источники информации, принятые во внимание при экспертизе

I. Цифровая обработка данных сейсморазведки. М., "Недра", 1977.

2. ТУ 39-09-021-78, Техническое описание АСЯ 3.031.6Ci, 1978 (прототип).

82635.0

Составитель Г.Пономарева

РедактоР С.Шевченко ТехРед A. Вабинец

Корректор Г. Решетник

Подписное

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

Заказ 2516 70 Тираж 745

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5