Резервированный делитель частоты

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

«» 828436

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву— (22) Заявлено 05.06.79 (21) 2775439/18-21 с присоединением заявки— (23) Приоуитет— (43) Опубликовано 07.05.81. Бюллетень ¹ 17 (45) Дата опубликования описания 26.06.81

151) М.Кл з Н 03 К 21/34

Государственный комитет

:СССР по делам изобретений и открытий (53) УДК 621.374.32 (088.8) (72) Автор изобретения б

Г. П. Иванова (7l) Заявитель (54) РЕЗЕРВИРОВАННЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ

Изобретение относится к импульсной технике и может быть использовано при конструировании, резервированных делителей частоты и в приборостроении.

Известен резервированный делитель частоты, содержащий входную шину и три канала, каждый из которых содержит двоичный счетчик, мажоритарный элемент, элемент И и элемент запрета (1).

Недостатком известного устройства яв- 10 ляется относительная сложность и большое время фазирования двоичных счетчиков каналов.

Известен резервированный делитель частоты, содержащий входную шипу, два пороговых элемента, два элемента ИЛИ, малоразрядный счетчик, трп мажоритарiibix элемента 1! три канала, каждый пз 0торых содержит . -разрядньш последовательный двоичный счетчи..(и < орм, !зоватс- 20 ли поло кительного и отрицательного фронтов импульса, входы которых соединены с прямым выходом последнего разряда последовательного двоичного счетчика, выходы формирователей отрицательного фронта импульса соединены со входами первого элемента ИЛИ и со входами первого порогового элемента, выход которого соединен с первым входом второго элемента ИЛИ и со входами установки в нуль последних разрядов последовательно двоичных счетчиков каналов, выходы формирователей положительного фронта импульса соединены со входами первого элемента

ИЛИ и со входами второго порогового элемента, выход которого соединен со вторым входом второго элемента ИЛИ и со входадами установки в единицу последних разрядов последовательных двоичных счетчиков каналов, входа установки в нучь всех разрядов, за исключением последних, которых соединены с выходом второго элемента ИЛИ и со входом сброса малоразрядного счетчика, тактовьш вход и выход которого соединены соответственно с выходом первого элемента ИЛИ и со входами запрета мажоритарных элементов, входы кахкдого пз которых сосдп!!ены с прямымп выходами последних разрядов последовательных двои 1!1ь|х с:!стч1!ков. E известном устройстве в ка IccTBc разрядов последовательных двоичных счетчиков могут быть использованы 1К-триггеры с объединенными входамп 1, К и счетным входом (2).

Недостатком этого устройства является сложность, заключающаяся в наличии формирователей, пороговых элементов, элементов ИЛИ, малоразрядного счетчика, 8284I6 что IIpHBoäèò к относительно малой надежности устройства.

Целью изобретения является повышение надежности.

Для достижения поставленной цели в резервированном делителе частоты, содержащем входную шину и три канала, ка кдый из которых содержит N-.ðàçðÿäíûé последовательный двоичный счетчик на 1Ктриггерах, входы 1, К и счетный вход первого разряда которого соединены со входной шиной, в каждой канал введен восьмпвходозый коммутатор, первый, второй н третий адресные:входы которого соединены соответственно с прямыми выходами последних разрядов последовательных двоичных счетчиков первого, второго и третьего каналов, в каждом из кото рых выход восьмивходового коммутатора соединен со входами установки в нуль Всех, за исключением, последнего, разрядов последовательного двоичного счетчика, второй и седьмой входы коммутатора первого канала, третий и шестой входы коммутатора второго канала и четвертый и пятый входы коммутатора третьего канала соединены с оощей шиной, остальные входы и входы стробирования коммутаторов соединены с шиной питания.

На чертеже представлена электрическая схема резервированного делителя ча стоты.

На чертеже обозначено: 1, 2, 8 — соответственно первый, второй и третий каналы резервированного делителя частоты; 1-1, 2-1, 8-1 — Л вЂ” 1 разрядные последовательные двоичные счетчики; 1-2, 2-2, 8-2 — последние N-ные разряды последовательных двоичных счетчиков; 4, 5, б — восьмивходовые коммутаторы каналов I, 2, 8; 4-1—

4-,6, 4-7, 4-8 — входы с первого по восьмой коммутатора 4; 51 — 5 8 — входы с первого по восьмой коммутатора 5; 6 1 — 6-8 — входы с первого по восьмой коммутатора 6; 4-9, 5-9 и 6-9 первые адресные входы коммутаторов 4, 5 и 6; 4i10, 5i10 и 6-10 — вторые адресные входы коммутаторов 4, 5 и б; 4-ill, 5-11 и 6-11 — третьи адресные входы коммутаторов 4, 5 и 6; 4-,12, 5-12 и 6-12 — выходы коммутаторов 4, 5 и б; 4 18, 5-18 и 6-18— входы стробирования коммутаторов 4, 5 и б;

7, 8 и 9 — входная шина, общая шина и лина литания.

На чертеже входная шина 7 соединена со входами I, К и счетными входами последовательных двоичных У вЂ” 1-разрядных счетчиков 1-1, 2 1 и 8-1, прямые выходы последних разрядов которых соединены соответственно со счетными входами последних разрядов 1-2, 2 2 и 8-2, первые адресные входы 4-9, 5-9 и 6-9 коммутаторов 4, 5 и б соединены с прямым выходом последнего разряда 1-2, прямой выход последнего разряда соединен со вторыми адресными входами 4-10, 5-1 и 6-1 коммутаторов 4, 5 и б, трстьп адресные входы 4-11, 5-11 и 6-11 конуль счетчиков 1-1, 2-1 и 8-1 соединены с выходами 4-12, 5-12 и 6-12 коммутаторов 4, 5 5 и б; общая шина 8 соединена со входамп

15

50 торых соединены с прямым выходом последнего разряда 8-2, входы установки в

4-2, 4-7 коммутатора 4, 5-8, 5-6 коммутатора

5 и 6-4, 6-5 коммутатора 6, входы 6-1 — 6 -8, б-б — 6-8 и 6-18 которого соединены со входами 5-1, 5-2, 5-4, 5-5, 5-7, 5-8 и 5-18 ком. мутатора 5, со входами 4-1, 4-8 — 4-6, 4-8 и

4-18 коммутатора 4 и с шиной питания 9.

Устройство работает следующим образом. При одинаковом состоянии последних разрядов 1-2, 2-2 и 8-2 двоичных счетчиков на входы установки нуля разрядов 1-1, 2-1 и 8-,1 подаются сигналы логической единицы с выходов коммутаторов 4, 5 и б, так как первые (4-1, 5-1, 6.1) и последние (4-8, 5-8, 6-8) входы коммутаторов соединены с шиной питания.

При возникновении сбоя в одном из счетчиков 1-1, 2il или 8-1, допустим в 1-1, через некоторое количество импульсов, поступающих по входной шине 7, состояние выходов последних разрядов 1-2, 2-2, 8-2 будет либо 1, О, 0 либо О, 1, 1. Б первом случае выходы коммутаторов 4, 5, б соединятся соответственно со входами 4-2, 5-2 и

5-8, и .поэтому счетчик первого канала 1-1 будет заблокирован по входу установки нуля до тех пор, пока состояние счетчиков каналов 1, 2, 8 не станут одинаковым. После этого сигнал блокировки счетчика 1-1 снимается.

Во втором случае выходы коммутаторов

4, 5, б соединятся соответственно со входамн 4-7, 5-7 и 6-7. Сигнал логического нуля, поступающий с выхода 4-12 коммутатора 4, сбрасывает в нуль счетчик 1-1 первого канала. При этом последний разряд 1-2 переходит в состояние «единица», и в счетчиках каналов устанавливается одинаковое состояние. После этого выходы коммутаторов

4-12, 5-.12, 6-12 соединяются соответственно со входами 4-8, 5-8, 6-8, на которые поступает потенциал логической единицы.

При наличии сбоя в одном из счетчиков

2-1 или 8-1 или в одном из последних разрядов 1-2, 2-2 или 8-2 через некоторое количество входных импульсов канала резервированного делителя частоты сфазируются аналогичным образом.

Формула изобретения

Резервированный делитель частоты, содержащий входную шину и три канала, каждый из которых содержит N-разрядный последовательный двоичный счетчик на 1К триггерах, входы I, К и счетный вход первого разряда которого соединены со входной шиной, отличающийся тем, что, с целью повышения надежности, в каждый канал введен восьмивходовый коммутатор, 828416

Составитель Ранов

Текред И. Заболотнова

Корректор С. Файн Редактор Б. Федотов

Заказ 567/513 Изд. & 359 Тираж 988 Подписное

:НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 7Ê-35, Раушская наб., д. 4/5

Тип. Харьк. фил. пред. «Патент».первый, второй и третий адресные входы которого соединены соответственно с прямыми выходами последних разрядов после.довательных двоичных счетчиков первого, второго и третьего каналов, в каждой из которых выход восьми входового коммутатора соединен со входами установки в нуль всех, за исключением последнего, разрядов последовательного двоичного счетчика, второй и седьмой входы коммутатора первого канала, третий и шестой входы коммутатора второго канала и четвертый и пятый входы коммутатора третьего канала соединены с общей шиной, остальные входы и входы стробирования коммутаторов соединены с шиной питания.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР

¹ 429536, Н 03 К 23/00, 1974.

10 2. Авторское свидетельство по заявке

¹ 2726718 18-21, кл. Н 03 К 21/34, 1979 (прототип) .