Устройство обнаружения сигналови измерения их параметров

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Реслублик

<1 >83!0251

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт, сеид-ву (22) Заявлено 130779 (21) 2794754/18-21 с присоединением заявим Йо (23) Приоритет

Опубликовано 150581 Бюллетень Но 18

Дата опубликования описания 150581 (51)М. Кл

G R 23/16

Государственный комитет

СССР по делам изобретений и открытий (53) УДК б 2 3

757(088.8) (72) Авторы изобретения

Л.Г. Барулин, В.A. Блюм, С.Ю. Сила-Нов

В.A. Трахтман и А.Е. Фиш (71) Заявитель (54) УСТРОЙСТВО ОБНАРУЖЕНИЯ СИГHAJIOB И ИЗМЕРЕНИЯ

ИХ ПАРАМЕТРОВ

Изобретение относится к измерителям частоты и анализаторам спектра частот и может быть использовано для обнаружения нескольких сигналов с неизвестной частотой и амплитудой на фоне шума, измерения их частоты и амплитуды.

Известно устройдтво, представляю,щее собой анализатор спектра последовательного действия с временной компрессией и содержащее частотномодулированный гетеродин, аналоговое запоминающее устройство, смеситель и анализирующий фильтр.

Недостатком устройства является 1з низкая точность вследствие применения запоминающего устройства и анализирующего фильтра, выполненных в аналоговом виде.

Известно устройство обнаружения 20 сигнала и определения его частоты, содержащее полосовой фильтр, аналогоцифровой преобразователь, фильтр нижних частот, оперативное запоминающее устройство, первый и второй блоки возведения в квадрат, выходы которых через сумматор соединены с блоком памяти и обработки, и хрониэатор, первый выход которого соединен с тактовым входом оперативного эапоми- ЗО

2 нающего устройства, второй выход с блоком памяти и обработки.

Однако невозможность одновременного обнаружения нескольких сигналов с разной амплитудой вследствие применения аналого-цифрового преобразователя в виде квантователя на два уровня и оперативного запоминающего устройства в виде регистра сдвига снижает надежность устройства.

Цель изобретения — повышение надежности устройства.

Для достижения этой цели в устройство, содержащее полосовой фильтр, аналого-цифровой преобразователь, фильтр нижних частот, оперативный запоминающий блок, первый и второй блоки возведения в квадрат, выходы которых через сумматор соединены с блоком памяти и обработки,.и хронизатор, первый выход которого соединен с тактовым входом оперативного запоминающего блока, а второй выход с блоком памяти и обработки, введены генератор кода фазы, преобразователи кода фазы в действительную и мнимую составляющие сигнала гетеродина, первый и второй перемножители, дополнительный фильтр нижних частот, дополнительный оперативный эапоминаю-.

830251 щий блок, постоянный запоминающий блок, перемножитель комплексных сигналов, первый и второй накопители, причем выход полосового фильтра соединен с аналого-цифровым преобразователем, выход которого соединен с первыми входами первого и второго неремножителя, третий выход хрониэатора соединен с генератором кода фазы, выход которого через преобразователь кода фазы в действительную составляющую сигнала гетеродина соединен со вторым входом первого перемножителя, выход которого через фильтр нижних частот соединен с оперативным запоминающим блоком, и через преобразователь кода фазы в мнимую составляющую сигнала гетеродина соединен со вторым входом второго перемножителя, выход которого через дополнительный фильтр нижних частот соединен с дополнительным оперативным запоминающим блоком, тактовый вход которого соединен с хронизатором, выход постоянного запоминающего блока соединен с перемножителем комплексных сигналов, вторые входы которого соединены с выходами оперативного и дополнительного оперативного запоминающего блоков, а выходы— через первый и второй накопители с первым и вторым блоком возведения в квадрат.

На фиг. 1 приведена -блок-схема устройства; на фиг. 2 — частотновременная диаграмма его работы.

Устройство содержит (фиг. 1) полосовой фильтр 1, аналого-цифровой преобразователь (АЦП) 2, фильтр 3 нижних частот, оперативный запоминающий блок 4, первый и второй блоки

5 и 6 возведения в квадрат, сумматор

7, блок 8 памяти и обработки, хронизатор 9, генератор 10 кода фазы, преобразователи кода фазы в действительную 11 и мнимую 12 составляющие сигнала гетеродина, первый и второй перемножители 13 и 14, дополнитель- ный оперативный запоминающий блок

16, постоянный запоминающий блок 17, перемножитель 18 комплексных сигналов первый и второй накопители 19 и 20.

При этом полосовой фильтр 1 соединен с АЦП 2, который соединен с перемножителями 13 и 14, Генератор 10 кода фазы через преобразователи ll и 12 кода фазы в действительную и мнимую составляющие сигнала гетеродйна также соединен с перемножителями.

Перемножители через цифровые фильтры

3 и 15 соединены с оперативными запоминающими блоками 4 и 16. Оперативные запоминающие устройства соединены с перемножителем 18 комплек-. сных сигналов, с которым соединен и постоянный запоминающий блок 17.

Перемножитель комплексных сигналов соединен с накопителями 19 и 20, ко торые через блоки 5 и 6 возведения в квадрат соединены с сумматором 7.

Сумматор соединен с блоком 8 памяти и обработки. Хронизатор 9 соединен с генератором 10 кода фазы, оперативным запоминающим блоком 16 и блоком

8 памяти и обработки.

Устройство работает следующим образом.

Сигнал с .выхода полосового фильтра 1, полоса пропускания которого

ЬЮ„4, переводится в цифровую форму с помощью АЦП 2. При таком преобразовании происходит размножение спектров около частоты дискретизации и ее гармоник, в том числе и около нулевой частоты. В полосе около нулевой частоты (фиг. 2)сигнал в общем случае может быть записан как S(t)=

=A(t) cos .t, где t — дискретные моменты времени с периодом t9 —— 1/fó; fg— частота дискретизации сигнала в АЦП.

20 . Генератор 10 кода фазы выдает числа, являющиеся значениями фазы как квацратичной функции времени

Ф()= — 1 - —, что соответствует

A e линейному изменению частотыоз(1)=

25 =A09py ° +)т . Функция Ч (t) — периодическая с периодом Т. Преобразователи 11 и 12 кода фазы образуют на выходе действительную $,- (t)=cos f(t) и мнимую Я„„ ) =sinV,(t).составляющие комплексного сигнала гетеродина

S (t)=S<()(t)+ S „ (t), которые перемйожаются с сигналом S (t) в перемножителях 13 и 14. Результат этой операции можно записать так

s(<) А(i)р " с .р )"() А() 3+4 19(t)

= „М ().

Цифровые фильтры 3 и 15 нижних частот с полосой пропусканием Жц4 каждый выделяют действительную и мнимую составляющие комплексного сигнала раэностной частоты S (t). Полезный сигнал на выходах фильтров присут ствует в течение времени Тн, когда

45 разностная частота находится в инРвале (-ЬЮН и и М"ни ) Ho oca 600„4 Q

ЙФ„4 . Время существования сигнала.

Ти задержано относительно начала .перйода на величинуТ=(М -ЬО()н )/Й

30 =ф )с юн4)/ц)пф котораЯ зависит от значения частоты щ входного сигнала.

По величине задержки определяется чаатота ии

На выходе цифровых низкочастотных

$5 фильтров формируется импульс, частота внутри которого изменяется по линейному закону (ЛЧИ вЂ” импульс). Если перенести начало отсчета времени на

7 (фиг. 2), то полезный сигнал на выходах фильтров можно записать так

60 а

8„ (т )=Я g . Н4(т„},,где t =t-7т.

Период дискретизации сигнала на 5 выходах фильтров выбирается из усло-, 830251 вия =Л/л ао„д .За время Тн образуется N значений выходного сигнала, т.е. t ° N=T„ .Ïðè этом условии ! в (Ф)=д()еы. н4 Э(" м ) -у(- „)

Действительная и мнимая составля- ющие.сигнала Я (п) записывается в два оперативных запоминающих блока

4 и 16, соединенных через перемножитель 18 комплексных сигналов, на другой вход которого поступает комплексный сигнал с постоянного запо1иинающего блока 17, с двумя накопителями 19 и 20. Эти блоки образуют цифровой согласованный фильтр с

ЛЧМ-импульсом, появляющимся на выходах цифровых фильтров нижних частот ,Импульсная характеристика фильтра за.писана в постоянном запоминающем ус.тройстве и имее вид

«пЧ („) Х(п — — „)

А

Согласованный фильтр вычисляет свертку

Ю(г — ) hl- — пг ,В ()=Е 6„(н))(-п)=Е " 1; A(v)e п=о"

n=-o которая является, по существу, спектром сигнала A (n). Блоки 5 и б воЭведения в квадрат и сумматор 7 предназначены для выделения мощности спектральных составляющих A (n) .

При действии на входе устройства нескольких сигналов с разной частотой и амплитудой на его выходе будут последовательно получены значения квадратов их амплитуд. Эти числа поступают в блок 8 памяти и обработки. Здесь они сравниваются с порогом и между собой, происходит обнаруже ние сигналов и измерение их амплитуд. По времени появления этих чисел от начала периода Т определяется частота сигналов. Метки времени поступают в блок памяти и обработки от хронизатора 9. формула изобретения о

Устройство обнаружения сигналов

% и измерения их параметров, содержащее полосовой фильтр, аналого-цифровой преобразователь, фильтр ниж них частот, оперативный запоминающий блок, первый и второй блоки возведения в квадрат, выходы которых через

5 сумматор соединены с блоком памяти и обработки, и хронизатор, первый выход которого соединен с тактовым входом оперативного запоминающего блока, второй выход с блоком памя,) ти и обработки, о т л и ч а ю щ е ес я тем, что, с целью повышения надежности устройства, в него введены генератор кода фазы, преобразователи кода фазы в действительную и мнимую составляющие сигнала гетеродина, .15 первый и второй перемножители, дополнительный фильтр нижних частот, дополнительный оперативный запоминающий блок, постоянный запоминающий блок, перемножитель комплексных сигналов, 20 первый и второй накопители, причем выход полосового фильтра соединен с аналого-цифровым преобразователем,выход которого соединен с первыми входами первого и второго перемножите 5 ля, третий выход хрониэатора соединен с генератором кода фазы, выход которого через преобразователь кода фазы в действительную составляющую сигнала гетеродина соединен со вторым входом первого перемножителя, выход которого через фильтр нижних частЬт соединен с оперативным блоком, и через преобразователь кода фазы в мнимую составляющую сигнала гетеродина соединен со вторйм входом второго перемножителя, выход которого через допОлнительный фильтр нижних частот соединен с дополнительным оперативным запоминающим блоком, тактовый вход которого соединен с хрони40 затором, выход постоянного запоминающего блока соединен с перемножителем комплексных сигналов, вторые входы которого соединены с выходами оперативного и дополнительного эапоминаю45 щего блоков, а выходы — через первый и второй накопители с первым и вторым блоком возведения в квадрат.

830251

Составитель Е. Данилина .Техред Н. Келушак Корректор Е. Рошко

Редактор Н. Иинко

Заказ 27794/27

Тираж 732 Подписное

ВНИИПИ Государственного комитета СССР ио делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул, Проектная, 4