Частотный компаратор

 

О И И С А Н И Е(,„,взоваз

И ЗОБРЕТЕЙ ИЯ

К АВТОИ:МОМУ СВИДЕТЕЛЬСТВУ вЂ” — Ъ» Е

Союз Соаетсммк

Соцмаммстмчесммк

Реепублмм (61) Дополнительное к авт. свид-ву— (22) Заявлено 17.12.78 (21) 2697198/18-21 с присоединением заявки ¹â€” (23) Приоритет— (51),У(K.

Н03 К5/26

Гееулеуетеенньй кеаитет (53) УДК 621.374 (088.8) Опубликовано 15.05.81. Бюллетень ¹ 18 по лелем езебретееик и Открытии

Дата опубликования описания 25.05.81

j 7 Я) Автори мзобретенмя

П. К. Тукмаков, И. A. Прошин и Б. П. Сашкин

1

< институт

Пензенский политехнический (54) ЧЛСТОТНЫИ КОМПАРАТОР

Изобретение относится и измерительной технике и может быть использовано при создании устройств с частотными датчиками для контроля работы компрессоров.

Известен частотный компаратор, который содержит элементы задержки, два элемента И, четыре ключа и триггер с обмоткой реле в анодной цепи (1).

Недостатками данного устройства являются низкая точность и низкое быстродействие.

Наиболее близким по технической сущности к изобретению является устройство, содержащее ыять триггеров и пять элементов И (2).

Недостатками данного частотного компаратора являются низкая точность и низкое быстродействие.

Цель изобретения — повышение точности и быстродействия работы частотного компаратора.

Поставленная цель достигается тем, что 2о в частотный компаратор, содержащий пять элементов И, первый выход первого из которых соединен с первым входом первого триггера, второй вход которого подключен к первому входу второго триггера, первый выход которого соединен с первым входом второго элемента И, и третий триггер. первый вход которого подключен к первому выходу третьего элемента И, а выход — к первому входу четвертого элемента И, выход которого соединен с первым входом четвертого триггера, введены элемент записи, интегратор и элемент задержки, вход которого соединен с выходом второго элемента И и первым входом элемента записи, второй вход которого соединен с выходом кнтегратора, первый вход которого соединен с первым входом первого триггера, выход которого подключен к первому входу пятого элемента И, второй вход с вторым входом третьего триггера, подключенным, также к вторым входам четвертого к первого триггеров, третьему входу интегратора и выходу элемента задержки, при этом первый выход четвертого триггера соединен с вторым входом второго элемента И, а второй выход — с первым входом третьего элемента И, второй вход которого соединен с первой входной шиной, а второй выход — с вторым входом четвертого элемен830643 з та И, причем второй выход второго триггера соединен с первым входом первого элемента И, второй вход которого подключен к второй входной шине, а второй выход соединен с вторым входом пятого элемента

И, выход которого подключен к второму входу второго триггера.

На фиг. 1 приведена структурная электрическая схема частотного компаратора; на фиг. 2а — временные диаграммы, поясняющие его работу при частоте f1 >f на фиг. 2б — то же, при частоте f

Частотный компаратор содержит триггеры 1 — 4, элементы И 5 — 9, элемент 10 задержки, интегратор 11 и элемент 12 записи.

Устройство работает следующим образом.

В исходном состоянии на инверсных выходах RS-триггеров 2 и 4 сигнал равен единице. Сигналы сравниваемых частот f и fq поступают на элементы 5 и 7 соответственно. Импульс с выхода элемента И 5 поступает на первый вход интегратора 11 и одновременно устанавливает триггер 1 в единичное состояние, с выхода которого сигнал поступает на первый вход элемента И 6.

На второй вход элемента И 6 подается сигнал с инверсного выхода элемента И. Единичный сигнал элемента И 6, который формируется в момент окончания импульса на выходе элемента И 5, устанавливает в единичное состояние триггер, инверсный сигнал которого закрывает элемент И 5, а сигнал с его прямого выхода поступает на первый вход элемента И 9. Единичный сигнал с выхода элемента И 7 поступает на второй вход интегратора 11 и одновременно запускает триггер 3, с выхода которого сигнал посту- зБ пает на первый вход элемента И 8. На второй вход элемента И 8 подается сигнал с инверсного выхода элемента И 7. Единичный сигнал на выходе элемента И 8, который формируется в момент окончания импульса на выхопе элемента И 7, устанавливает в 4О единичное состояние триггер 4, инверсный сигнал которого закрывает элемент И 7.

Прямой сигнал триггера 4 поступает на второй вход элемента И 9. Сигнал с выхода элемента И 9 поступает на вход элемента 4«

10 задержки, выходной сигнал которого подается на R-входы триггеров 1 — 4, сбрасывая их в исходное состояние. Этим же сигналом сбрасывается интегратор 11. Время задержки сигнала выбирается, большим или равным времени записи элемента 12. Таким образом, работа группы элементов 5, 1, 6 и 2 идентична работе группы элементов

3, 4, 7 и 8. Каждая из них разрешает прохождение сигналов сравниваемых частот на входы интегратора 11 только после прихода сигнала сброса на R-входы триггеров 1 — 4 с выхода элемента 10 задержки, на вход которого сигнал поступает в момент оконча.ния интегрирования последнего из двух сиг4 налов, поступающих с выходов элементов

И5иИ7.

Устройство может работать в трех режи. мах.

Частота f q первого сравниваемого сигнала меньше частоты fq второго сравниваемого сигнала. В этом случае с выхода элемента записи 12 снимается положительный сигнал.

Частота f первого сравниваемого сигнала больше частоты fq второго сравниваемого сигнала. В этом случае с выхода элемента 12 записи снимается отрицательный сигнал.

Частоты сравниваемых сигналов равны.

В этом случае выходной сигнал элемента 12 записи равен нулю.

Применение предлагаемого изобретения позволяет повысить надежность работы системы контроля компрессоров.

Формула изобретения

Частотный компаратор, содержащий пять элементов И, первый выход первого из которых соединен с первым входом первого триггера, второй вход которого подключен к первому входу второго триггера, первый выход которого соединен с первым входом второго элемента И, и третий триггер, первый вход которого подключен к первому выходу третьего элемента И, а выход — к первому входу четвертого элемента И, выход которого соединен с первым входом четвертого триггера, отличающийся тем, что, с целью повышения точности и быстродействия, в него введены элемент записи, интегратор и элемент задержки, вход которого соединен с выходом второго элемента И и первым входом элемента записи, второй вход которого соединен с выходом интегратора, первый вход которого соединен с первым входом первого триггера, выход которого подключен к первому входу пятого элемента И, второй вход — с вторым входом третьего триггера, подключенным также к вторым входам четвертого и первого триггеров, третьему входу интегратора и выходу элемента задержки, при этом первый выход четвертого триггера соединен с вторым входом второго элемента И, а второй выход— с первым входом третьего элемента -И, второй вход которого соединен с первой входной шиной, а второй выход — с вторым входом четвертого элемента И, причем второй выход второго триггера соединен с первым входом первого элемента И, второй вход которого подключен к второй входной шине, а второй выход соединен с вторым входом пятого элемента И, выход которого подключен к второму входу второго триггера.

Источники информации, принятые во внимание при экспертизе

1. Егоров В. А. Частотный компаратор с линией задерх ки.-«Измерительная техника», 1975, № 10, 2. Патент США № 3755746, кл. Н 03 D 13/00, 19?3.

830643

1аиг.2

Составитель О. Кружилнна

Редактор Л. Тюренна Техред А. Бойкас Корректор Н Швыдкая

Заказ 3459/60 Тираж 988 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4