Цифровой коррелятор

 

Сеюэ Соватскмк

Сециапнстмческмк

Республик

<и)832560

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СЬ ЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву— (22) Заявлено 17.07.79 (21) 2798902/18-24 с присоединением заявки Йо— (23) Приоритет

Опубликовано 230581. Бюлмтемь Н9 19

Дата опубликования описания 250581 (51)М. Кл З

G 06 F 15/336

Государственный комитет

СССР по делам изобретений" н открытий (53) УДК 681.323 (088. 8) (72) Авторы изобретения

С. А. Прохоров и В. П. Сухинин (* ъу я IL; ., Р., / ("/

B. Куйбышева.

Куйбыаевский политехнический институт им,: В. (71) Заявитель (54) ЦИФРОВОЙ KOPPEJIH TOP

Изобретение относится к измерению характеристик случайных процессов и предназначено для оперативного определения корреляционнои функции текущего стационарного случайного процес5 са.

Известен цифровои коррелятор, содержащий квантователи по уровню, на входы которых из блока памяти поступают сдвинутые на время задержки сиг10 налы. Квантованные по уровню сигналы поступают через блок выборки во времени на блок умножения и далее на накапливающий счетчик (1).

Недостаток устроиства — малое бы- 15 стродеиствие.

Наиболее близким к предлагаемому является автокоррелятор, содержащий блок памяти, вход которого через блок записи подключен ко входу уст- 20 райства, выходы. блока памяти подклю чены к первым входам первого и второго блоков воспроизведения, ко вторым входам которых подключен параллельно выход генератора импульсов, первый выход первого блока воспроизведения сигнала подключен последовательно к третьему входу второго блока воспроизведения, к одному из входов блока умножения, входу интегра- З0 тора и выходу устройства, ко второму входу блока умножения подключен второй выход первого блока воспроизведения (2 1.

Недостаток устроиства — малое бы- . стродействие.

Цель изобретения — увеличение быстродействия цифрового коррелятора.

Поставленная .цель достигается.тем, что в цифровои коррелятор, содержащий блок записи, вход которого является входом устройства, а выход подключен ко входу блока памяти, первый и второй выходы которого подключены к первым входам соответственно первого и второго блоков воспроизведения сигнала, вторые входы которых подклю- ° чены к выходу генератора импульсов, первый выход первого блока воспроизведения сигнала подключен к третьему входу второго блока воспроизведения сигнала и i управлякщему входу интегратора, выход второго блока воспроизведения сигнала соединен с Первым входом бловыход второго блока воспроизведения сигнала соединен с первым входсм блока умножения, введены сумматор и третий блок воспроизведения сигнала, три входа которого подключены соответ)ственно к третьему выходу блока памя832560 ти, к выходу генератора импульсов и к первому выходу первого блока воспроизведения сигнала, входы сумматора соединены соответственно со вторым выходом первого и с выходом третьего блоков воспроизведения сигнала, выход сумматора подключен ко второму входу блока умножения, выход которого соединен с информационньм входом интегратора.

КРоме того, блок воспроизведения сигнала содержит блок опроса, первый вход которого является первым входом блока воспроизведения сигнала, а выход блока опроса является первым выходом блока воспроизведения сигнала, сумматор, блок сравнения, счетчики, ñ первые входы первого и второго счетчиков объединены и подключены к первому выходу сумматора, которьИ является вторым выходом блока воспроизведения сигнала, второй вход второ- 20

ro счетчика является вторым входом блока воспроизведения сигнала и подключен к первому входу сумматора, второи и третий входы которого подключены соответственно к выходу пер- 25 вого счетчика и к выходу блока сравнения, который подключен к третьему входу второго счетчика, входы блока сравнения соединены соответственно с выходами первого и второго счетчиков, выход сумматора подключен ко второму входу блока опроса.

На фиг. 1 представлена структурная схема цифрового коррелятора; на фиг. 2 — структурная электрическая схема блока воспроизведения сигнала.

Входом устройства является вход блока 1 записи, выход которого подключен ко входу блока 2 памяти, выходы которого подключены к первым входам блоков 3-5 воспроизведения 40 сигналов, ко вторьм входам которых подключен параллельно выход генератора б импульсов. Второи выход блока

3 воспроизведения подключен к первому входу сумматора 7. Ко второму 45 входу сумматора 7 и первому входу блока 8 умножения подключены выходы, соответственно, блоков 5 и 4 воспроизведения. Второй вход блока 8 соединен с выходами сумматора 7. Первый 50 выход первого блока 3 воспроизведения подключен параллельно к третьим входам блоков 4 и 5 воспроизведения и к управляйщему входу интегратора

9, выход 10 которого является выходом ус т ройс тв а.

Цифровой коррелятор работает следукщим образом.

Блок 1 записи осуществляет дискретизацию во времени входного сигнала и передачу в блок 2 памяти заданного 40 объема выборки. Максимальный объем выборки определяется емкостью блока

2 памяти. Блоки 3-5 воспроиэведения осуществляют воспроизведение в эаданнои последовательности сигналов из 45 блока 2 памяти и передачу их на соответствукщие входы сумматора 7 и блока

8 умножения. Обозначим текущие значения адресов сигналов выбранных блоками 3-5 воспроизведения сигнала соответственно k, l, n. .С учетом принятых обозначений сигнал, поступакщий на вход интегратора 9, после каждого цикла воспроизведения определяется в с оотв етств ии с выражением

kx (z) = х (х, + х, ), (1) где z номер цикла воспроизведения копии; номер воспроизводимой копии, равный номеру ординаты оценки корреляционной функции; значения сигналоз выбранных блоками воспроизведения 3, 4 и 5; текущие значения адресов выбранных сигналов, причем при z = 0 имеем х,х,х к с

k,1,и

k = 2j + 1; и = 1;

1 = 1+1. (2) В интеграторе 9 происходит усреднение сигнала kx (г) за время воспро1 изведения одной копии, т. е. н„

kx = с 2 kx (z), г= (3) N — 3 б а число операций сложения С равно

С = 2М = и — 3

При определении оценки корреляционной функции в соответствии с работой известного коррелятора

М=И вЂ” 1, 0=N — j. где с — коэффициент передачи интегратора 9, который управляется сигналом с первого выхода блока 3 воспроизведения;

N — максимальное число циклов .1 при воспроизведении одной копии.

Можно показать, что (3) является оценкой корреляционной функции.

После обработки одной выборки реализации в блок 2 памяти .иэ блока 1 записи заносится новая выборка, которая обрабатывается аналогично предыдущей, и т. д. Таким образом, на выходе устройства формируется текущее значение оценки корреляционной функции.

При этом число операций умножения

М: при определении одной j-й ординаты корреляционной функции равно

832560

j =0

m = О

При поступлении на вход 14 очередного импульса в сумматоре 13 и в счетчик 12 заносится +1, т.е.

+ 1

m =m+1

При срабатывании блока 15 сравнения, входы которого подключены к выходам счетчиков 11 и 12, т. е. при .40

m = j, в счетчике 12 устанавливается

О, а в сумматоре 13 заносится содержимое счетчика j следовательно, содержимое сумматора 13 при m j изменяется в соответствии с выражением

k+ j+1

Выход сумматора 13 подключен ко в.<оду блока 16 опроса, на вход 17 которого поступают сигналы из блока па- 5р мяти в соответствии с содержимым сумматора 13. Выбранные сигналы поступают на выход 18. Блок 16 опроса включает в себя ключи выборки адресов формирователи, H o6ec- 55 печивает параллельное считывание сигналов.

При переполнении сумкатора 13 сигнал переполнения поступает на вход счетчика 11, изменяя его содержимое Щ на +1 и на вход счетчика 12, устанавливая его в О, а в сумматор 13 заносится удвоенное содержимое счетчика 11, т. е. перед началом восйроиэведения следующей копии k = 2j + 1. 65

Из приведенных формул следует, что предлагаемое устройство позволяет сократить число операций умножения вдвое по сравнению с известным. Кроме того, как следует из (1), в одном цикле вычислений участвуют три операнда, что сокращает в полтора раза число обращений к блоку 2 памяти.

Техническая реализация устройства может быть. осуществлена с использованием элементов цифровой вычислительной техники. Блок 1 записи представляет собой аналого-цифровой преобразователь, блок 2 памяти является запоминающим устройством с перезаписью и может быть выполнен.на магнитных сердечниках или на полупроводниках.

Сумматор 7 и блок 8 умножения, являясь обычными узлами цифровой вычислительной техники, могут быть выполнены на интегральных схемах. В интеграторе

9 предусмотрена возможность регули- 20 рования коэффициента передачи по управляющему входу.

В исходном состоянии, т. е. перед началом воспроизведения первой копии, в счетчике 11.обозначим его содержи- 25 мое через j в счетчике 12 - m, в сумматоре 13 записан О, т. е.

В дальнейшем работа блока 3 воспроизведения осуществляется аналогично описанной выае.

Блоки 4 и 5 воспроизведения (фиг. 1) построены аналогично, эа исключением того, что изменение содержимого счетчика j осуществляется сигналом переполнения сумматора блока воспроизведения 3. При этом в сумматор блока воспроизведения 4 заносится j. а в сумматор блока воспроизведения 5 "+1", т. е.

1 j+1 п = 1 °B дальнейшем работа протекает аналогично блоку 3 воспроизведения.

Использование новых элементов, сумматора и третьего блока воспроизведения,позволяет увеличить быстродействие коррелятора эа счет сокращения числа операций умножения и обращений к блоку памяти, что способствует повышению оперативности анализа случайных процессов и, как следствие, расширению частотного диапазона устройства.

Формула изобретения

1. Цифровой коррелятор, содержащий блок записи, вход которого является входом устройства, а выход подключен ко входу блока памяти, первый и второй выходы которого подключены к первым входам соответственно первого и второго блоков воспроизведения,.сигнала, вторые входы которых подключены к выходу генератора импульсов, первый- выход первого блока воспроизведения сигнала подключен к третьему входу второго блока воспроизведения сигнала и к управляющему входу интег- . ратора, выхОд второго блока воспроизведения сигнала соединен с первым входом блока умножения, о т л и ч а юшийся тем, что, с целью повышения быстродействия, в коррелятор введен сумматор и третий блок воспроизведения сигнала, три входа которого подключены соответственно к третьему выходу блока памяти, к выходу генератора импульсов и к первому выходу первого блока .воспроизведения сигнала, входы сумматора соединены соответственно со вторым выходом первого и с выходом третьего блоков воспроизведения сигнала, выход сумматора подключен ко второму входу блока умножения, выход которого соединен с информационным входом интегратора.

2. Коррелятор по п. 1, о т л и ч а ю шийся тем, что блок воспроизведения сигнала содержит блок опроса, первый вход которого является первым входом блока воспроизведения сигнала, а выход блока опроса является первым выходом блока воспроиз832560

Фиг. Я

Составитель В. Жовинский

Редактор М. Ликович Техред 3. Фанта Корректор В. Синицкая

Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д . 4/5

Заказ 3420/45 филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 ведения cHz íàëà, сумчатор, блок сравнения, счетчики, первые входы первого и. второго счетчиков объединены и подключены к первому выходу сумматора, который является вторым выходом блока воспроизведения сигнала, второй вход второго счетчика является вторым входом блока воспроизведения сигнала и подключен к первому входу сумматора, второй и третий входы которого подключены соответственно к выходу первого счетчика и к выходу блока сравйения,, который подключен к третьему входу второго счетчика, входы блока сравнения соединены соответственно с выходами первого и второго счетчиков, выход сумматора подключен. ко второму входу блока опроса.

Источники информации, принятые во внимание при экспертизе

1. Грибанов Ю. И. и др. Автоматические цифровые корреляторы. М., "Энергия", 1971, с. 169.

2. Авторское свидетельство СССР

9 421995, кл. G 06 F 15/34, 1972 (прототип). !