Цифровой анализатор

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

<ц834585 (61) Дополнительное к ввт. свид-ву (5ЦМ. Кл .

G 01 и 23/16 (22) Заявлено 17. 08. 79 (21) 2810811/18-21

1 с присоединением заявки ¹

Гваударствввимй квинтет

СССР (23) Приоритет

Опубликовано30.05.81 ° Бюллетень № 20 по делам кзвбретевкк и аткрмтп» (53) УД К 621. 31 7. .757(088.8) Дата опубликования описания 10.06.81 (72) Автор изобретения

А.В.Зеленков

1

Рижский Краснознаменный институт,и енеров" :" : : > :""" гражданской авиации им. Ленинского омсозтщщ-;дyr: gg

Ъ 1 (71) Заявитель (54) ЦИФРОВОЙ АНАЛИЗАТОР

Изобретение относится к радиотехническим устройствам, служащим для

/ измерения времени запаздывания относительно друг друга близких по форме колебаний, образующих в сумме обрабатываемый составной сигнал, и может найти применение, например, в обзорных радиолокационных системах, в радиолокационной аппаратуре измерения толщины слоев s зем1О ных покровах, в гидроакустической и сейсмологической аппаратуре.

Известны цифровые анализаторы; содержащие процессоры быстрого преобразования Фурье (БПФ) и обратного быстрого преобразования Фурье (ОБПФ), блок вычисления квадрата модуля спек" тральной функции, блок логарифмирования, генератор весовой функции и запоминающие устройства (1 ).

Однако точность анализа их недостаточна.

Цель изобретения — повьппение точности измерений.

Поставленная цель достигается эа счет того, что в цифровой анализатор, содержащий первый процессор быстрого преобразования Фурье, выходы которого соединены со входами блока вычисления квадрата модуля дискретной спектральной функции, блок логарифмирования, последовательно соединенные первый процессор обратного быстрого преобразования Фурье лифтр длинных частот и второй процессор быстрого преобразования Фурье, генератор весовой функции, блок потенцирования, основное и вспомогательное запоминающие устройства и второй процессор обратного быетрого преобразования Фурье, дополнительно введены-два блока, ограничения снизу, блок сравнения, вычитатель, три умножителя, делитель, блок вычитания среднего и блок ограничения сверху, причем выход первого блока ограничения снизу включен между вы34585 4, 10

25 д С помощью блока 3 зти отсчеты сравниваются с пороговым числом U u

30 Z и если (S(f)) Oru, то проходят на выход блока 3 без изменения, а если 5{ )Д11, то заменяются íà U.

Блоком 4 выполняется логарифмирование и на его вьгход поступают либо ртсчеты 2 ° 1n) S(f)); либо 21nU и зависимости от соотношения между ) S(f)) и И. Так как функция

I 4 (f ) t Z является вещественной и четной, то логарифмировать необходимо не все М значений JS(f)f R а только для f 0, 1, 2,..., И/2. Отсчеты с выхода блока 4 поступают на вход т- записи запоминающего устройства 5, 45 являющегося оперативным запомина" ющим устройством с объемом памяти

{й/2+1) отсчетов (машинных слов), 50

3 8 ходом блока вычисления квадрата модуля дискретной спектральной функции и входом блока логарифмирования, выход которого соединен с одним входом вычитателя через вспомогательное запоминающее устройство, а с его другим входом - через основ ное -запоминающее устройство, первый умножитель включен между выходом вычитателя и входом первого процессора обратного быстрого преобразования Фурье, выход второго процессора быстрого преобразования

Фурье подключен к последователь-но соединенным делителюйблоку ограничения сверху, блоку потенцирования, блоку вычитания среднего, второму умножителю, второму процессору обратного быстрого преобразования

Фурье, третьему умножителю и к второму блоку ограничения снизу, управляющие входы обоих запоминающих устройств подключены к выходу блока сравнения, вход которого соединен со вторым входом блока вычитания среднего и со входом генератора весовой функции, выходы которого соединены со вторыми входами первых двух умножителей и делителя, а второй вхо третьего умножителя подключен к выхо ду лифтра длинных частот.

На чертеже представлена структурная схема цифрового анализатора.

Устройство содержит процессор 1 быстрого преобразования Фурье, блок

2 вычисления квадрата модуля дискретной спектральной функции (т.е. квадрата модуля ДПФ сигнала), первый блок 3 ограничения снизу, блок

4 логарифмирования, основное запоминающее устройство (ЗУ) 5, вспомогательное ЗУ 6, блок 7 сравнения, вычитательр 8, первый умножитель

9, первый процессор 10 обратного быс рого преобразования Фурье, блок ll лифтра длинных частот, второй процессор 12 быстрого преобразования

Фурье, делитель 13, генератор 14 весовой функции, блок 15 ограничения сверху, блок 16 потенцирования, блок 17 вычитания среднего, второй умножитель 18 второй процессор 19 обратного быстрого преобразования

Фурье, третий умножитель 20, второй блок 21 ограничения снизу. Анализатор имеет три выхода. Выход 22 блока Il лифтра длинных частот - это выход кепстра мощности после лифтрации, выход 23 второго процессора,ОБПФ - это выход обращенного кепстоа мощности и выход 24 второго блока

21 ограничения снизу — этот выход ограниченного сризу произведения отсчетов, поступающих на выходы 22 и 23.

Анализатор работает следующим образом.

На вход процессора 1 поступает цифровой сигнал S(1), 1=0, 1, 2,...,й-l . в виде цифрового кода отсчетов сигнала, взятых через постоянный интервал времени, соответствующий периоду квантования. Процессор 1 вычисляет дискретную спектральную функцию

S(f), которая представляется в виде днврового кода вещественной Re(5 (f)J и мнимой Ь S(f)) частей каждого из ее отсчетов. Эти коды поступают соответственно на вещественный (Re) и . мнимый (1())) выходы процессора 1. Блок

2 вычисляет квадрат модуля для каждого комплексного отсчета дискретной спектральной функции согласно выражения S(f)< =йе (й(Г)1+1щ (S(f)g и запоминаются им последовательно по мере поступления. Запоминающее устройство 5 может работать в двух режимах — режиме записи пока 0 (fo и в режиме считывания, начиная с момента, когда f f и далее до оконо чания считывания всех записанных отсчетов. Управление запоминающим устройством 5 с целью переключения . его режима работы осуществляется по входу "ЗАПИСЬ-СЧИТЫВАНИЕ", подключенному к выходу блока 7 сравне5 8345 ния. Блок 7 вырабатывает на своем выходе сигнал управления, если f) f

Для этого на один его вход подается код текущего номера f а на другой— .код порогового номера

Кроме основного запоминающего уст ° .,ройства 5 к выходу блока 4 подключено вспомогательное запоминающее устройство 6, объем памяти которого в отличие от запоминающего устройства 5. рассчитан на запоминание кода только одного отсчета (на одно слово).

В запоминающем устройстве 6 записывается отсчет с,номером fz (когда

f fp и с выхода блока 7 на управляющий вход "ЗАПИСЬ-СЧИТЫВАНИЕ" вспомогательного запоминающего устройства

6 начинает поступать сигнал управления), который далее считывается с выхода вспомогательного запоминающего устройства 6 и поступает s качестве вычитаемого на вход вычитателя 8. В качестве уменьшаемого на другой вход вычнтателя 8 подаются отсчеты, считываемые из памяти бло- 25 ка 5 в том же порядке, как и производилась их запись от f=0 до

=f †.1. В результате на выходе вычи-. тателя 8 получается разность между каждым выходным отсчетом блока 4, за- zp писанным в память запоминающего устройства 5 и затем считанным оттуда, и отсчетом на выходе блока 4 для

f=f . С выхода вычитателя 8 разностные отсчеты для -всех 1=0, 1, 2,..., f -1 умножаются на отсчеты весовой функции, которые, например, для окна Ханна вычисляются по следующей формуле,Ч1(f)=0,5+0,5 cos(j-f), а для окна Хэмминга соответственно

W<(f)=0,54 + 0,46 cos(<+ F) (2) 45

Умножение на весовую функцию осуществляется умножителем 9. Отсчеты весовой функции формируются генератором 14 весовой функции по жесткой программе при заданном значении f

50 код которого подается на вход генератора. Снимается код отсчетов весовой функции с первого выхода генератора 14 и подается на один из входов умножителя 9. Взвешенные отсчеты с выхода первого умножителя 9 подаются на вход первого процессора 10, на входе которого из,этих отсчетов, поделенных на Й, форми85 6

:руется одномерный массив размером в

Й элементов ° При этом нормализован-, ные (деленные на Й) отсчеты симметрично записываются в первые (Гр-1) эле" менти с номерами от 2 до Ф, и в последние (f-1) элементы с номерами от Й до Й-fo+2 соответственно, в остальные элементы записываются нулевые значения. В первый элемент этого массива записывается нормализованный отсчет, соответствующий т=0. Йормализация соответствует математической записи обратного ДПФ и в принципе может быть введена не при обратном„ а при прямом ДПФ. В случае кепстрального анализа ее требуется вводить при ОДПФ (ОБПФ) с целью приведения пиков на выходе первого процессора 10, а также и на. выходе второго процессора 19 к относительной амплитуде .всегда меньше 1) элементарных колебаний в составном сигнале.

На вещественном выходе первого процессора 10 формируются отсчеты сглаженного окном кепстра мощности.

Далее кепстр лифтруется лифтром 11 длинных частот. Самый простой способ такой лифтрации — замена нулевыми отсчетами отсчетов кепстра мощности в начале и в конце интервала определения (О, N). В результате лифтрации исключается кепстр элементарного колебания, сосредоточенный в начале и в конце интервала определения, и остаются пики от логарнфма множителя запаздывания. Следует иметь в виду, что кепстр мощности также является вещественной, четной функцией и поэтому подвергать лифтрацин доста точно лишь его половину от нуля оси частот до середины интервала определения. После лифтрации выпоюп яется

БПФ процессором 12. На вещественном выходе получаются отсчеты отлифтрованного логарифма множителя запаздывания спектральной функции c>"".òàâного сигнала, умноженные на вдовую функцию (1) или (2) (или друго о вида), а также может быть остаток от логарифма квадрата модуля :яектральной функции элементарно14 колебания и шумы.

Для того, чтобы исключить весовой сомножитель, отсчеты с выхода второго процессора 12 подаются на вход делителя 13 где о . делятся на ту же весовую Функцию что ранее совые функции — все это четные вещественные функции, что позволяет практически в два раза сократить требуемые для промежуточных вычислений объем памяти и число арифметических операций. На выходы 22-24 также достаточно подать. только первую половину из N отсчетов интервала определения.

Процессоры 1, 10, 12 и 19 работают одинаково (в силу четности входных функций и их вещественного характера без учета нормализации на выходе, процессоров для одинакового входа будет одно и то же при БПФ и ОБПФ) за исключением необходимости нормализации при ОБПФ. Поэтому вместо

4-х процессоров можно использовать один работающий с разделением во времени.

Таким образом, предлагаемый анализатор позволяет работать с более широким классом сигналов, включая ниэкополосные сигналы с нулями в спектральной функции, и в присутствии шумов он обеспечивает более высокую точность измерения относительной задержки, что расширяет возможности анализатора и увеличивает тем самым сферу его применения, особенно в гидро- и радиолокационной аппаратуре, где приходится считаться с наличием шума на выходе приемника.

Формула изобретения

Цифровой анализатор, содержащий первый процессор быстрого преобразования Фурье, выходы которого соединены со входами блока вычисления квадрата модуля дискретной спектральной функции, блок логарифмирования, последовательно соединенные первый процессор обратного быстрого преобразования Фурье, лифтр длинных частот и второй процессор быстрого преобразования Фурье, генератор весовой функции, блок потенцирования, основное и вспомогательное запоминающее устройства и второй процессор обратного быстрого преобразования Фурье, о т— л и ч а ю шийся, тем, что, с целью повышения точности измерений, в него дополнительно введены два блока ограничения снизу, блок сравнения, вычитатель, три умножителя, делитель, блок вычитания среднего и блок ограничения сверху, причем вы7 834585 8 подавалась на один из входов первого умножителя 9. Отсчеты весовай функции поступают со второго выхода генератора 14 на вход делителя 13, В результате деления форма окна для

5 пульсаций логарифма множителя запаздывания приводится к прямоугольной. Затем отсчеты в области положительных пиков (такие пики могут быть за счет шумовых выбросов) ограничиваются сверху на заданном уровне 01 блоком 15 и поступают с его выхода на вход блока 1б потенцирования. С помощью блока 16 потенцирования на участках 04f f Й-f ФИ-1 восстанавливается сам множитель запаздывания, плюс остаток квадрата модуля спектральной функции элементарного колебания и случайная помеха. В пределах той части окна, которая находится в начале интервала определения, вычисляется среднее значение путем суммирования отсчетов и деления суммы на их число, равное f +1 и это среднее вычитается из каждого отсчета, находящегося в пределах окна. Все эти операции выполняются блоком 17 вычитания среднего. Этот блок имеет управляющий вход, на который пода- 30 ется код номера f, определяющего число отсчетов,- которое требуется усреднять.

Отсчеты с выхода блока 17 подаются на вход умножителя 18, на дру- 3> гой вход которого с выхода генератора 14 поступают отсчеты весовой функции. Из взвешенных отсчетов на входе второго процессора ОБПФ 19 формируется й-элементный массив, в 40 среднюю часть которого (за предела. ми окна) записываются нули.

После ОБПФ на вещественном выходе второго процессора 19 (выход 23 анализатора) формируются .отсчеты обра- 4> щенного кепстра мощности, которые далее с помощью третьего умножителя 20 умножаются на отсчеты кепстра мощности, поступающие с вещественного выхода блока 11, произведение ограни50 чивается на нулевом уровне блоком 21 ограничения снизу и поступает иа выход 24 анализатора.

Следует иметь в виду что квадрат модуля дискретной спектральной функции, логарифм квадрата модуля, кепстр мощности логарифм множителя запаздывания сам множитель запаздывания, обращеннйй кепстр мощности и все ве9 83458 ход первого блока ограничения снизу включен между выходом блока вычисления квадрата модуля дискретной спектральной функции и входом блока логарифмирования, выход которого соединен с одним входом вычитателя через вспомогательное запоминающее устройства, а с его другим входом— через основное запоминающее устройство, первый умножитель включен меж- 10 .ду выходом вычитателя и входом первого процессора обратного быстрого преобразования Фурье, выход второго процессора. быстрого преобразованчя Фурье подключен к последовательно соеДиненным делителю, блоку ограничения сверху, блоку потенцирования, блоку вычитания среднего, второму умножителю, второму процес5 . 10 сору обратного быстрого преобразова- . ния Фурье, третьему умножителю и к второму блоку ограничения снизу, управляющие входы обоих запоминающих устройств подключены к выходу блока сравнения, вход которого соединен со вторым входом блока вычи+ тания среднего и со входом генератора весовой функции, выходы которого соединены со вторыми входами первых двух. умножителей и делителя, а второй вход третьего умножителя подключен к выходу лифтра длинных частот.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке В 2686457/18-21, кл. G Ol R 23/16, 25.07.79.