Устройство для контроля логическихблоков

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалнстнческнк

Реслублик ((() 834702 (61) Дополнительное к авт. свид-ву— (22) Заявлено 06.10.78 (21) 2671091/18-24 с присоединением заявки № (23) Приоритет— (51) М; Кл. б 06F 11/00

G 06 F1,,5/46

Гасударственные комитет

СССР (53) УДК 681.326..7 (088.8) Опубликовано 30.05.81. Бюллетень № 20

Дата опубликования описания 05.06.81 по делам изобретений и открытий

Л. И. Шапиро, Д. И. Ажоткин и С. А. Гаврило -.„

1 (! (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ

БЛОКОВ

Изобретение относится к вычислительной технике, в частности к автоматизированным системам контроля, и может быть использовано при контроле больших интегральных схем на МДП-транзисторах.

Известно устройство для контроля интегральных схем, содержащее запоминающее устройство для хранения входных наборов и эталонных выходных наборов и амплитудный дискриминатор, при этом контроль схем осуществляется путем подачи на входы контролируемой схемы последовательности входных наборов, считываемых из запоминающего устройства, и сравнения значений выходных сигналов, образующихся на выходах контролируемой схемы, с эталонными выходными наборами, считываемыми из запоминающего устройства (1(.

Выявление амплитудным дискриминатором хотя бы при одном сравнении неравенства свидетельствует о наличии в контролируемой схеме неисправности.

Недостатком такого устройства является большой объем оборудования из-за большого объема памяти запоминающего устройства, Это является следствием того, что для контроля сложных схем и особенно для

2 контроля интегральных схем с большой степенью интеграции элементов и малым количеством входных и выходных контактов требуются тестовые последовательности, состоящие из большего числа входных и выходных наборов.

Наиболее близким к предлагаемому по технической сущности и достигаемому результату является устройство для контроля логических блоков, содержащее блок хранения эталонных входных наборов, блок хра в нения эталонных выходных наборов, блок сравнения и блок управления, причем первый вход и выход блока сравнения соединены соответственно с первым выходом и входом блока управления, второй выход которого соединен с входом блока хранения эталонных выходных наборов, выход которого соединен с вторым входом блока сравнения, третий выход блока управления соединен с входом блока хранения эталонных входных наборов (2).

В известном устройстве сокращение объема оборудования осуществлено за счет уменьшения объема памяти блока для хранения эталонных входных наборов. Это обеспечивается посредством использова834702

5 о

15 го

Формула изобретения

50 ния набора выходных сигналов, формируемых на выходах контролируемой схемы в предыдущем такте, в качестве входного набора — в последующем такте контроля.

Недостатком известного устройства является большой объем оборудования из-за относительно большого объема запоминаю;, щих блоков для хранения эталонных входных и выходных наборов.

Цель изобретения — сокращение объема памяти устройства.

Поставленная цель достигается тем, что в устройство для контроля логических блоков, содержащее блок сравнения, первый вход и выход которого соединены соответственно с первым выходом и входом блока управления, второй выход которого соединен с входом блока хранения эталонных выходных наборов, выход которого соединен со вторым входом блока сравнения, третий вы- ход блока управления соединен со входом блока хранения эталонных входных наборов, введен двоичный сумматор, первый вход которого соединен с четвертым выходом блока управления, второй вход — с выходом блока хранения эталонных входных наборов, а выход — с третьим входом блока сравнения.

На чертеже представлена блок-схема устройства.

Устройство содержит блок 1 сравнения, блок 2 управления, блок 3 хранения эталонных выходных наборов, блок 4 хранения эталонных входных наборов и двоичный сумматор 5. Вход сумматора 5 соединен с входом 6 устройства. Выход сумматора 5 соединен с выходом 7 устройства. Контролируемый логическщ< блок 8 подключается к выводам 6 и 7.

Устройство работает следующим образом.

Осуществляют соединение выходов блока

8 через сумматор 5 накапливающего типа со входами блока 8. Используют в качестве входного набора набор сигналов, образующихся на выходе сумматора 5 от суммирования кода, содержащегося в сумматоре 5, с кодовым набором выходных сигналов, формируемых на выходах контролируемого блока 8 в предыдущем такте. Кроме того, в блоке 3 содержатся не эталонные значения выходных сигналов, которые должны выдаваться блоком 8, а эталонные суммы выходных кодов. В процессе контроля эталонные суммы сравниваются с суммами выходных кодов блока 8, образующимися на выходе сумматора 5.

Блок 4 по сигналу блока 2 записывает в сумматор 5 через первые входы установочный входной тестовый набор. Этот входной набор с выхода сумматора 5 поступает на вход блока 1 и на соответствующие входы блока 8. Образовавшийся на выходах блока 8 набор сигналов поступает на другие входы сумматора 5. Эти информации в следующем такте контроля по сигналу блока

2, поступающему на третий вход сумматора

5, суммируется с его содержимым. После определенного числа тактов блок 2 выдает сигналы на блоки 3 и 1. При этом происходит сравнение суммы кодов выходных сигналов, поступающих в сумматор 5 с выходов блока 8, с эталонным значением, выданным блоком 3. В случае неравенства блок 1 выдает сигнал ошибки в блок 2.

После серии тактов, в течение которых входные наборы формируются самим блоком 8 и сумматором 5, по сигналам блока 2 выдается новый установочный набор из блока 4 в сумматор 5.

Введение сумматора накапливающего типа позволяет реже осуществлять операции сравнения, так как ошибки в кодах выходных сигналов в случае их появления накапливаются в сумматоре и выявляются в тактах сравнения, число которых по сравнению с устройствами с потактовым сравнением сокращается. Таким образом, сокращается количество необходимых входных и эталонных выходных кодов.

Устройство для контроля логических блоков, содержащее блок сравнения, первый вход и выход которого соединены соответственно с первым выходом и входом блока управления, второй выход которого соединен с входом блока хранения эталонных выходных наборов, выход которого соединен со вторым входом блока сравнения, третий выход блока управления соединен со входом блока хранения эталонных входных наборов, отличающееся тем, что с целью сокращения объема памяти устройства, в него введен двоичный сумматор, первый вход которого соединен с четвертым выходом блока управления, второй вход — с выходом блока хранения эталонных входных наборов, а выход — с третьим входом блока сравнения.

Источники информации, принятые во внимание при экспертизе

1. Авторскор свидетельство СССР № 377738, кл. G 05 В 23/02, 1973.

2. Авторское свидетельство СССР № 538370, кл. G 06 F 15/46, 1976 (прототип).

834702

Составитель Н. Белинкова

Редактор А. Лежнина Техред А. Бойкас Корректор Г. Назарова

Заказ 4077/76 Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 l3035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4