Аналого-цифровой преобразователь

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к ввт. свид-ву -. (22) Заявлено 080879 (21) 2823000/18-21 ®) М КЛ с присоединением заявки Нов

Н 03 К 13/17

Государственный комитет

СССР но делам изобретений и открытий (23) Приоритет—

Опубликовано 230681. Бюллетень N9 23

Дата опубликования описания 230681 (53) УДК 681.325 (088.8) j

1 (72) Автор изобретения

10. В. Холодов (71) Заявитель (5 4 ) АНАЛОГО-ЦИФРОВОЙ ПРЕОЬРАЗОВАТЕЛЬ

Устройство относится к вычислительной и измерительной технике.

Известны аналого-цифровые преобразователи поразрядного уравновешивания, содержащие цифроаналоговый преобразователь,. реверсивный счетчик элемент сравнения н логические элементы. Аналого-цифровые преобразователи в зависимости от знака ошибки, формируемой элементом сравнения, сохраняют или отключают данный разряд (1).

Однако наличие генератора импульсов, счетчика и логических элементов уменьшает надежность преобразования, быстродействие, усложняет такое устройство.

Наиболее близким к предлагаемому по технической сущности является аналого-цифровой преобразователь, содержащий, элемент сравнения, первый вход которого соединен с выходом преобразователя цифра-аналог, подключенного к выходам разрядов, а выход элемента сравнения подключен к первому входу первого элемента совпадения каждого разряда, выход которого соединен с входом установки в ноль триггера запоминания соответствующего разряда, первый вход второго элемента совпадения каждого разряда соединен с выходом блока з адержки $2 ).

Однако наличие генератора импульсов усложняет известный преобразователь, увеличивает габариты. При этом сам генератор тактирующих импульсов, особенно на частоты порядка

15-20 мГц, являясь достаточно сложО ным устройством, служит источниКОм наводок на аналоговые цепи, что требует дополнительного усложнения преобразователя для устранения этих наводок. Соединения триггера запоми-!

5 нания каждого разряда со всеми предшествующими схемами совпадения усложняет преобразователь, уменьшает быстродействие, создает значительную нагрузку на триггера. Кроме тоГо, на20 личне дополнительной шины "Сброс" приводит к дополнительному усложнению логических цепей управления, так как установка в "ноль" триггеров задействована.

Цель изобретения - увеличение быстродействия.

Поставленная цель достигается тем, что в аналого-цифровой преобразователь, содержащий элемент сравиеЗО ния, первый вход которого соединен

841110 с выходом преобразователя цифра-аналог, подключенного к выхоцам разрядов, выход элемента сравнения подключен к первому входу. первого элемента совпадения каждого разряда, выход которого соединен с входом установки в ноль триггера запоминания соответствующего разряда, первый вход второго элемента совпадения каждого разряда соединен с зыходом блока задержки, введены блок возврата, ключ, переключатель и в каждый разряд триггер управления и третий элемент совпадения, выход которого соединен с вторым входом первого элемента совпадения данного разряда, третий вход которого подключен к нулевому выходу триггера управления и второму входу второго элемента совпадения данного разряда и первому входу третьего элемента совпадения следующего разряда, кроме младшего 20 разряда, вторые входы третьих элементов совпадения всех разрядов, счетный вход триггера запоминания, вход установки в ноль триггера управления младшего разряда и информацион- 25 ные входы триггеров запоминания остальных разрядов соединены с выхо-. дом переключателя„ первый вход которого подключен к шине "Импульсы квантования", второй - к выходу бло- .- ка возврата, первый вход которого соединен с единичным выходом триггера управления старшего разряда и шиной "Импульс записи", второй входс шиной "Стоп" и первым входом ключа, З второй вход которого. соединен со 35 входной шиной, а выход подключен к второму входу элемента сравнения, выход которого через инвертор соединен с третьим входом второго элемента совпадения каждого разряда, 40 выход которого подключен ко входу установки в единицу триггера управления соответствующего разряда, единичный выход которого, кроме старшего разряда, подключен к счетному 45 входу триггера запоминания и ко входу установки в ноль и информационному входу триггера управления следующего .разряда, а в младшем разряде также к первому входу третьего элемента совпадения, единичный выход триггера запоминания соединен со входом блока задержки, управляющий вход ключа соединен с выходом элемента сравнения, а счетный вход триг- гера управления каждого разряда подключен к выходу первого элемента совпадения.

На чертеже представлена блок-схема аналого-цифрового преобразователя.

Предлагаемый аналого-цифровой dO преобразователь содержит разряды преобразователя 1, триггер 2 запоминания, триггер 3 управления, первый элемент 4 совпадения, второй элемент

5 совпадения, третий элемент б совпа- 65 дения, блок 7 задержки, элемент 8 сравнения, инвертор 9, преобразователь 10 цифра-аналог, шина 11 вычитания, шина 12 сложения, шина 13 сбросазапуска, блок 14 возврата, ключ 15, переключатель 16.

Предлагаемый преобразователь работает как в режиме внешней синхронизации, так и в автоколебательном режиме.

В автоколебательном режиме выход блока 14 возврата через ключ 15 соединяется с шиной сброса-запуска. При этом преобразователь сам является генератором импульсов квантования, частота которого определяется задержкой применяемых микросхем.

В режиме внешней синхронизации, когда на клемме "Импульса квантования" присутствует нулевой потенциал, а команда "Стоп" отсоединяет входной сигнал от элемента сравнения 8, триггеры управления всех разрядов устанавливаются в "0", на выходе третьих элементов совпадения появляется высокий потенциал. В случае, если триггер запоминания какого-либо разряда находится в "1", то на неинверсном входе элемента сравнения появляется напряжение от включенного разряда преобразователя цифра-аналог, на выходе элемента сравнения, а следовательно, на шине вычитания появляется высокий потенциал. При этом на выходе первых элементов совпадения, присутствует низкий потенциал, который заставляет возвратиться в

"ноль" триггер запоминания. При отключении команды "Стоп" и с приходом переднего фронта импульса квантования включается триггер запоминания, а следовательно, и напряжения старшего разряда.

При включении разряда возможны два случая, когда входной сигнал больше сигнала с преобразователя цифра-анагол и когда входной сигнал меньше сигнала с преоЪразователя.

В первом случае на шине вычитания 11 появляется высокий потенциал, а на выходе первого элемента совпадения — низкий, который отрицательным фронтом возвращает триггер запоминания данного разряда в исходное положение. При этом на шине вычитания оказывается низкий потенциал, на выходе первого элемента совпадения появляется высокий потенциал, который перебрасывает в "1" триггер управления своего разряда.

Во втором случае на выходе инвертора 9, а следовательно, и на шине 12 сложения присутствует высокий потенциал. Через время, определяемое параметрами блока задержки, на выходе второго элемента совпаде ния появляется низкий потенциал, который перебрасывает триггер управления данного разряда в "1". Нулевой

841110 выход триггера управления запрещает работу первого и второго элементов совпадения своего разряда и разрешает работу первого и второго элемента совпадения следующего разряда.

Единичный выход триггера управления положительным фронтом перебрасывает триггер запоминания следующего разряда, цикл повторяется.

Единичный выход триггера управления последнего разряда выдает импульс записи найденного цифрового кода. С окончанием импульса квантования триггеры возвращаются в исходное положение, и схема готока в следующему преобразованию.

При работе устройства в автоколеба- 5 тельном режиме по переднему фронту триггера управления последнего разряда запускается блок 14 возврата, через определенное время снимающий высокий потенциал с шины 13, на кото- 0

pyro через время возврата снова поступает с блока возврата импульс квантования. ЦиКл повторяется.

2Е

Формула изобретения

Аналого-цифровой преобразователь, содержащий элемент сравнения, первый вход которого соединен с выходом преобразователя цифра-аналог,подключенного к выходам разрядов, выход элемента сравнения подключен к первому входу первого элемента совпадения каждого разряда, выход которого соединен с входом установки в ноль триг-35 гера запоминания соответствующего разряда, первый вход второго элемента совпадения каждого разряда соединен с выходом блока задержки, о т л и ч аю шийся тем, что, с целью увеличения быстродействия, в него введены блок возврата, ключ, переключатель и в каждый разряд триггер управления и третий элемент совпадения, выход которого соединен с вторым входом первого элемента совпадения 45 данного разряда, третий вход которого подключен к нулевому выходу триггера,управления и второму входу второго элемента совпадения данного разряда и первому входу третьего элемента совпадения следующего разряда, кроме младшего разряда, вторые входы третьйх элементов совпадения всех разрядов,. счетный вход триггера запоминания, вход установки в "ноль" триггера управления младшего разряда и информационные входы триггеров запоминания остальных разрядов соединены с выходом переключателя, первый вход которого подключен к шине "Импульсы кванто вания",второй — к выходу блока воз- . врата, первый вход которого соединен с единичным выходом триггера управления старшего разряда и шиной "Импульс записи", второй вход — с шиной "Стоп" и первым входом ключа, второй вход которого соединен со входной шиной, а выход подключен к второму входу элемента сравнения, выход которого через инвертор соединен с третьим входом второго элемента совпадения каждого ,разряда, выход которого подклюЧен ко входу установки в единицу триггера управления соответствующего разряда, единичный выход которого, кроме старшего разряда, подключен к счетному входу триггера запоминания и ко входу установки в ноль и информационному входу триггера управления следующего разряда, а в младшем разряде также к первому входу третьего элемента совпадения, единичный выход триггера запоминания соединен со входом блока задержки, управляющнй вход ключа соединен с выходом элемента сравнения, а счетный вход триггера управления каждого разряда подключен к выходу первого элемента совпадения.

Источники .информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 447825, кл. H 03 К 13/17, 1973.

2. Авторское свидетельство СССР

Р 235416, кл. Н 03 К 13/17, 1967 (прототип).

841110

Составитель В. Махнанов

Техред Н.Майорс а Корректор Н. Бабинец

Редактор С. Родикова

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 4868/83 Тираж 988 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5