Устройство для сопряжения

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

<и 842772 (61) Дополнительное к авт. сеид-ву (22) Заявлено 090779 (21) 2792б97/18-24 с присоединением заявки Мо (23) Приоритет

Опубликовано 3 QQ 68 1, БюллеTBHb Н9 24

Дата опубликования описания 300 F)81 (51)М. Кл.

G 01 F 3/04

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 681..32S (088.8) (72) Авторы изобретения

В.А.Карели В.ф Сотиков и А.Я,Баранов (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ

Изобретение относится к вычисли— тельной технике и может быть использовано в многомашинных вычислительных комплексах для сопряжения 3ВМ между сойой и с каналами передачи данных.

Известны устройства для сопряжения, содержащие буферное запоминающее устройство, в состав которого входят регистры, группы элементов И ввода информации и группы элементов

И вывода информации, распределитель ввода информации, распределитель вывода информации, регистр меток, сум- матор, схемы сравнения, регистры констант, узел управления (1) .

Недостаток этих устройств состоит в больших аппаратурных затратах.

Наиболее близким к предлагаемому по технической сущности является устройство для сопряжения, содержащее оперативное з апоминающее устройство с группой элементов И по числу разрядов регистров сдвига, реверсивный тактовый распределитель, элемент задержки, триггер, формирователь импульсов сдвига, первые входы М-ой группы элементов И соединены с М-ым разрядом входной шины, выходы элементов И соединены с одноименными разрядами M-го сдвигающего регистра, вторые входы элементов И одноименных разрядов вcev групп подключены к соответст вующим выходам реверсивного тактового распределителя, первый в ход которого соединен с выходом триггера и входом формирователя импул ьсо в сдвига, выход которого соединен с шиной сдвига второй вход реверсивного тактового распределителя соединен с шиной синхронизации ввода и одним из входов элемента задержки, второй вход которого подключен к шине синхронизации, а выход соединен с первым входом триггера, второй вход

15 которого соединен с шиной синхронизации вывода. В этом устройстве входной код поступает на входы элементов И, вторые входы которых уцравляются сигналами с выходов реверсивного

20 распределителя. Сдвиг реверсивного распределителя вправо осуществляется сигналом Синхронизация ввода после окончания записи в соответствующие разряды регистров входного кода.

Вывод информации происходит из последних разрядов регистров сдвига и сопровождается сигналом Синхронизация вывода,который поступает на вход три ггера. Триггер формирует сигнал

30 сдвига влево для реверсивного распре842772 делителя и запускает формирователь импульсов сдвига, который формирует сигнал, сдвигающий информацию, записанную в сдвиговых регистрах, на один разряд вправо. Устранение неопределенности при совпадении сигналов ).инхронизация ввода и Синхронизация вывода осуществляется элементом задержки, который синхронизируется сигналом Синхронизация и не пропускает сигнал " Синхронизация ввода на вход триггера в момент действия сигнала Синхронизация вывода (2).

Недостатками этого устройства являк)тся низкая скорость обмена информацией из-эа невозможности совмещения 15 операций записи и считывани я, низ кая достоверность при передаче информации, так как отсутствие блокировки ввода-вывода может привести к переполнению регистра и к приему ложной ин- 20 формации принимающей машиной, а также сложность устройства из-эа необходимости создания специальных синхронизирующих сигналов.

Цель изобретения — увеличение быст-gg родействия и достоверность передачи информации.

Поставленная цель достигается тем, . что в устройство, содержащее блок памяти, выполненный..на регистрах сдвига, реверсивный распределитель и элемент задержки, причем информационные выходы регистров сдвига являются соответствующими информационными выходами устройства, введены четыре элемента

И-НЕ, элемент И и триггер дополнительного разряда реверсивного распре делителя, причем информационные входы регистров сдвига являются соответствующими информационными входами устройства, входы синхронизиции сдни- 40 га соединены с входами синхронизации реверсивного распределителя и триггера дополнительного разряда реверсивного распределителя и выходом первого элемента И-HE а входы 15 синхронизации записи соединены с входом синхронизации ввода устройства, входами синхронизации записи реверсивного распределителя и триггера дополнительного разряда реверсивного респределителя и первым входом второго элемента И-НЕ, вторым входом подключенного к первым входам первого и третьего элементов И-НЕ и входу синхронизации вывода устройства, упрацляющие входы разрядов регистров сдвиГа соединены соответственно с информационными выходами одноименных разрядов реверсивного распределителя, информационный выход последнего раз— ряда и управляющий вход которого сое- Щ динены соответственно с информационными входом и управляющим входом триггера дополнительного разряда реверсивного распределителя, управляющим входом подключенного к выходу Я четвертого элемента И-НЕ, первый вход которого подключен к выходу третьего элемента И-НЕ, второму входу первого элемента И-HE и через элемент задержки к третьему входу первого элемента

И-НЕ, выходом подключенного ко вторым входам четвертого и третьего элементов И-НЕ, выход которого и управляющий выход реверсивного распределителя подключены соответственно к первому и второму входам элемента И, выход которого является выходом разрешения вывода устройства, информационный выход триггера дополнительного разряда реверсивного распределителя соедин ен с выходом разрешени я ввода устройства и информационным входом реверсивного распределителя.

На чертеже представлена блок-схЕма устройства.

Устрой ст во содержит блок 1 памяти на регистрах 2 сдвига, реверсивный распределитель 3, триггер 4 дополнительного разряда реверсивного распределителя 3, второй 5, первый

6, третий 7 и четвертый 8 элементы

И-НЕ, элемент И 9, элемент задержки

10, информационные входы 11 и выходы

12 устройства, входы разрешения ввода 13 и вывода 14 устройства, входы синхронизации 15 ввода и 16 вывода.

Устройство работает следующим образомм.

Перед началом работы все разряды реверсивного распределителя 3, за исключением первого, находятся в нулевом состоянии, а в первом записана 1, поэтому на управляющие вход первых разрядов регистров 2 идается уровень логической 1, разрешающий запись информации в эти разряды по информационным входам, На управляющие входы всех остальных разрядов регистров 2 с выходов ре-„ версивного распределителя 3 подаеrся уровень логического 0, разрешающий сдвиг информации, но запрещающий запись по информационным входам. С выхода дополнительного (последнего) разряда реверсивного распределителя 3(триггера 4) по выходу 13 в передающую машину подается сигнал, разрешающий ввод информации в устройство, Сигнал нулевого уровня с инверсного выхода нулевого разряда (управляющего выхода) реверсивного распределителя 3 через элемент К Э по выходу 14 запрещает вывод информации в принимающую машину. На вход 15 из передающей машины поступает уровень логического 0, поэтому на выходе И-НЕ 5 элемента задержки 10 и на втором и третьем .входе элемента И-HE 6 имеются уровни 1 ° На вход 16 из принимающей машины подается уровень 1, в результате на выходе элемента И- НЕ 6 имеют уровень 0, который подается на вход элемента И-НЕ 8, обеспе842772 чивая на его выходе и на управляющих

25 запись, и осуществляется сдвиг влево и реверсивном распределителе 3, так как на управляющие входы всех его разрядов с выхода элемента И-НЕ 8 подается уронень. 1, разрешающий запись информации. Поэтому после окончания импульса синхронизации ввода первый разряд реверсивного распределителя 3 переходит в состояние 0 и единичный сигнал с его инверсного выхода проходит на выход элемента И 9, так как на другом входе элемента И 9 действует сигнал единичного уровня с выхода элемента И-НЕ 7.

Таким образом, после записи кода в первые разряды регистров 2 из передающей машины с выхода элемента

И 9 н принимающую машину падается сигнал, разрешающий вывод информации, и 1 из первого разряда реверсивного распределителя 3 сдвигается в 40

его второй разряд, с выхода которого единичный уровень подается на входы управления вторых разрядов регистров

2, После окончания второго импульса синхронизации ввода происходит запись 45 кода с входом 11 но вторые разряды регистров 2, а 1, записанная во втором разряде реверсивного распределителя 3, сдвигается в его третий разряд. Следовательно, при приеме устройством сопряжения каждого параллельного кода по сигналу Синхро" ниэация ввода происходит сдвиг 1 в реверсивном распределителе 3 влево на один разряд. Так происходит до записи кода н последние разряды регистров 2, когда 1 из предпоследнего разряда реверсивного распределителя сдвигается н его дополнительный разряд. В этом случае снимается сигнал разрешения ввода на вы- $P ходе 12, что свидетельствует о заполнении всех регистров 2 блока 1 памяти.

Принимающая ЭВМ при наличии сигнала Разрешение вывода на выходе б5 входах разрядов реверсивного распределителя уровень 1, разрешающий запись информации н них по информационным входам, Сигнал нулевого уровня с выхода элемента И-НЕ 6 подается

5 также на вход элемента И-НЕ 7 и обеспечивает на его выходе уровень логической 1 .

Единичный импульс синхронизации ввода из передающей машины проходит на вход элемента И-НЕ 5, не изменяя уровня 1 íà его выходе, так как на второй вход элемента И-НЕ 5 подан уровень 0 . По заднему фронту импульса синхронизации ввода, поступающего на входы С2 синхронизации записи, происходит запись информации в первые разряды регистров 2, так как на управляющих входах в них присутствует уровень 1, разрешающий

14 с выхода элемента 19 может в любой момент начать считынат ь информацию из регистров 2 блока 1, подав на вход 16 импульс синхронизации нулево-, го уровня. Этот импульс поступает на вход элемента И-НЕ б. По переднему фронту этого импульса происходит считывание параллельного кода из первых разрядов регистров 2. При несовпадении но времени с импульсом синхронизации ввода импульс синхронизации вывода формирует на выходе элемента

И-НЕ б импульс единичного уровня и равной ему длительностью, который подается на входы синхронизации сдвига Cl каждого разряда всех регистров 2 и реверсивного распределителя

3. Поэтому по заднему фронту импульса с выхода элемента И-НЕ б происходит сдвиг информации на один разряд вправо Во всех заполненных разрядах регистров 2, так как на управляющих входах этих разрядов действует сигнал нулевого уровня с выходов реверсивного распределителя 3, разрешающий сдвиг вправо. Одновременно поступает сигнал единичного уровня с выхода элемента И-HE 5. Поэтому на выходе элемента И-НЕ 8 формируется сигнал нулевого уровня, который подается на входы управления всех разрядов реверсивного распределителя 3, разрешая тем самым сдвиг вправо. Поэтому по заднему фронту сигнала с выхода первого элемента И-НЕ 6 проходит сдвиг 1 н предыдущий разряд реверсивного распределителя. Окончание сигнала нулевого уровня на выходе элемента

И-НЕ 8 происходит позднее окончания импульса на выходе элемента И-НЕ б на время задержки сигнала элементоМ

И-НЕ 8, что обеспечивает надежный ,сдвиг вправо.

Таким образом, несовпадение импульсов Синхронизация ввода и Синхронизация вывода продвигает 1 н реверсивном распределителе

3 и информацию в регистрах 2 на один шаг вправо до тех пор, пока эта 1 занесется в первый разряд реверсивного распределителя. В этом случае на выходе элемента И 9 появляется уровень, снимающий на выходе

14 сигнал Разрешение вывода .

В случае совпадения во времени импульсон синхронизации вывода и синхронизации нвода на выходе элемента

И-HE 5 формируется сигнал нулевого уровня, который поступает на второй вход элемента И-НЕ б, и через нремя, определяемое элементом задержки б, на третий вход элемента И-НЕ 6. Одновременно сигнал нулевого уровня поступает на вход элемента И-НЕ, 8, поддерживая на его выходе единичный уровень, который подается на входы управления каждого реверсивного распределителя, разрешая тем самым режим сдвига влево. Время задержки в эле842772 свидетельство СССР

06 F 3/04, 19 75 . свидетельство СССР

06 Г 13/02 1971

1. Авторское

6029 34, кл ° G

2. Авторское

Р 401999„ кл. т (прототип), Формула изобретения менте задержки 6 выбирается з зависимостии от времени пере ход ных:пр оцe ссов в регистрах 2 и в реверсивном распределителе 3 и длительности сигнала Синхронизация ввода на входе 15. Очевидно, что в случае

5 совпадения во времени импульсов Синхронизация ввода и Синхронизация вывода задний отрицательный фронт сигнала на выходе элемента

И-НЕ 6 формируется не ранее чем чеf,O рез время задержки элемента 10,, после окончания импульса синхронизация ввода. Поэтому в этом случае независимо происходит запись информации из передающей машины в соответствующие разряды регистров 2 и вывод информации из первых разрядов регист— роз 2 в принимающую машину по переднему фронту импульса синхронизации вывода), При этом по заднему фронту импульса Синхронизация ввода IIp0 2Q исходит сдвиг. 1 на один разряд влево в реверсивном распределителе

3 и через время, болызее IIpeveH» задержки на элемент = 10, формируется

3 тадннй ФРОНТ CH Г?1 <Зтт =1. На ЗЫХСЦЕ ЭЛ Е— мента И-НЕ, 6, по которому происходит сдвиг информации в регистрах 2 и 1 p реверсивном расгределителе

3 на один разряд вправо. Если импульс Синхронизация вывода з аканчи—

3 ю вается раньше, чем сигнал -, выхода

Э-.(ЕМЕНта Заqep:? .I(H 10, -,0; —;.—.СЛЕ Е: O

0K0HЧаН1тя т-; 1 ЗЫХодтЕ 3JIe!л-. -т ;e H=Н? (ЬОРМГС?УЕТ(;- -..И Г?!дЛ Hтт1-Е,;- -- УРС л к(-"TQei?й Håee?з -зт? с-мен тт тт - H (», .— ° л «?1 Q твтт? (т"»тл = т; = лЕ(т-(., :. —, з ;?рн ого вь вода одн"..й тл;-; тьоттллаттнт1, Таким обРазом пРимепепио Т.РПД- т!0

Г e аЕ МО Г О тт С Т Р ОЙ С т 3 а П 0 3 З т Д . и Е ". О P Г а "

1 .-.: зов ать обмен информатци?.1 прн любом с- отношении скоростей работы передаю-1 :.(.-.и H ПРИНИЬ?аЮ??тЕЙ МаШИН . HI:!CTP0,(leéствие устройства определяется быстро,цействием применяемой элементной базы, Для сз ..="-..-0 функционирования устрОйстВО 1!е требует создания специальных синхр.".низируюших импульсов, что позволяет сопрягать универсальные выпускаемые про ыт?пенностью ЭВ1(, ко-торые, как правило, гри выводе информа-. ции выдают только сдин импульс сопровождения информации, Кроме того, устройствО, обеспечивает высокую над-ежностьь неискаженной передачи инфор- 5MBIJHI1I при ОтнОсительнО небольшой cJ10F"" ностй и объеме оборудования.

Устройство для сопряжения, содержащее блок памяти, выполненный на регистрах сдвига, реверсивный распреде"",Hòeëü и элемент задержки, причем информационные выходы регистров сдвига являются соответствующими информационными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены четыре элемента И-НЕ„ элемент

И H триггер дополнительного разряда реверсивного распределителя, причем информационные входы регистров сдвига являются соответствующими информационными входами устройства, входы синхронизации сдвига соединены с входами синхронизации реверсивного распределителя и триггера дополнительноI0 разряда реверсивного распределителя и выходом первого элемента И-HF а выходы синхронизации записи соединены с входом синхронизации ввода устройства, входами синхронизации записи реверсивного распределителя и триггера. дополнительного разряда реверсивного распределителя и первым входом второго элемента И-НЕ, вторым входам подключенного к первым входам первого и третьего элементов

И--НЕ и входу синхронизации зь?ЗОда устройства, управляющие входы разря— доз регистров сдви га оединены соот— тс-. венно с информационными выходамн одноименных разрядоз реверсивного

;заспределителя, информационный выход

? 00ÏÑÄÍÅÃÎ раЗряда H уПраЗЛяЮЬт?Ий вход которого соед.нень? соотзетст— з."-.:.;-;с. с информацисннь?м зходо м и уп=-д яюш--:м вхогом три г.-ера дополни-..СЛЬ? —:ОГО РаЗРЯДа Р(-.ЗЕРСИВ:?ОГO РаСПРЕД QS:И Тe:1 Я „"ПРавл Я?тх ?ИМ ВХОДОМ ПОД

КЛЮЧЕ?ЛН(1ГО -(ЗЫХОДУ --ЕтЗЕРтОГО ЭЛЕме1.. r... "..-- ?Е, (?ерзый ьхОД кот ор го подключен к выходу третьего элемента

И вЂ” HE, з- ооом зход1 первого элемента

И-HE и =..epee элемент задержки к третьему т?ходу т?ерзо 0:ëen,eHòe И-НЕ,зыхоДО?Л ПСДКДЮЧЕННОГС .:0 ЗТОРЫМ ЗХОДаМ четвертого и третьего элементов И-НЕ выход которого и управляющий выход реверсивного распределителя подключены соответственно к первому и второму входам элемента И, выход которого является выходом разрешения вывода устройства, информационный выход триггера дополнительного разряда реверсивного распределителя соединен с выходом разрешения ввода устройства и информационным входом реверсивногс распределителя .

Источники информации, принятые во внимание при экспертизе

842772

Сиикронцэц ця

4Иада

Составитель В.Вертлиб

Редактор М. Янович Техред Н. Бабурка Корректор 1 . Решетник

Заказ 5101/59 Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4