Устройство для контроля последо-вательности импульсов

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Соцмалистмйескмх

Республик

r«>8428l8 фр

i ф ./à —. г

К АВТОРСКОМУ СВИДЕИЛЬСТВУ (61) Дополнительное к авт. сеид-ву р )м. к,. (22).Заявлено 11.07,79 (21).2807684/18-24,. с присоединением заявки Ио(23) Приоритет

Государственный комитет

СССР по делам изобретений. и открытий

G 06 F 11/ОО..(53) УДК 681. 3 (088.8) Опубликовано 300681 бюллетень Н9 24.!

Дата опубликования описания 3006,81 (72) Авторы изобретения

В.А.ПроцЕнко и Л.А.Корытная (73) Заявитель

Ордена Ленина институт кибернетики AH (5 4 ) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТИ

ИМПУЛЬСО&

Изобретение относится к вычислительной технике и может быть .использовано для контроля импульсных последовательностей различных систем тактировання.

Известно устройство для контроля последовательности импульсов, содержащее три элемента ИЛИ, триггер со счетным входом, два элемента задержки и схему сравнения (11.

Известно. также устройство для контроля последовательности импуль- сов, содержащее триггер со счетным входом, два элемента ИЛИ, элемент

И и элемент задержки (2).

Недостатками этих устройств является то, что они контролируют только последовательность импульсов с интервалами между фронтами, не фиксируют выпадание двух и более идущих друг за другом импульсов, ие контролируют частоту следования импульсов и не фиксируют неисправность запускающего устройства системы тактирования.

Наиболее близко к предлагаемому изобретению устройство для контроля последовательности импульсов, содержад!ее два триггера, два элемента ИЛИ., входы которых являются ixoдами устройства, четыре блока усиления, четыре блока интегрирования, четйре блока согласования и элемент

И-НЕ> выходы первого и второго элементов ИЛИ соединены со счетными входами соответственно первого и второго триггеров, единичные и нулевые выходы обоих триггеров через соответствующие блоки усиления соединены со яХо@айи блоков интегрирования, входы которых через блокй согласования соединены со входами элемента И- НЕ, выход элемента И-НЕ

1.5 являетай .выходой устройства (3) .

Область применения этого устройства ограничена, так,как оно не конт юлирует изменение .частоты следоваийя импульсов, выдаваеьих сис3) темой тактирования.

Цель изобретения - расширение функцйоиальных возможностей устройстйа за счет обеспечения контрбля частоты следования импульсов.

25 Поставленная цель достигается тем, .что в устройство для контроая последовательности импульсов, содержащее два триггера, два блока интегрирования,.два элемента ИЛИ, Зр входы которых являются входами уст842818 ройства, а выходы соединены со счетными входами первого и второго триггеров соответственно, нулевые выходы триггеров соединены со входами первого и второго блоков интегрирования соответственно, введены сумматор, линия задержки, три нульоргана, блок эталонных напряжений, элемент И и третий элемент ИЛИ, причем единичный выход первого триггера соединен со входом линии задержки, выход которой соединен с первым входом элемента И, выход сумматора соединен с первым нходом первого, второго и третьего нуль-органон, первый ныход блока эталонных напряжений соединен со вторым вхо- 15 дом первого нуль-органа, выход которого соединен со вторым входом элемента И, второй выход блока эталонных напряжений соединен со вторым входом второго нуль-органа, вы- 2Q ход которого соединен с первым инверсным входом третьего элемента

ИЛИ, третий выход блока эталонных напряжений соединен со вторым входом третьего нуль-органа, выход которо- . го соединен со вторым инверсным входом третьего элемента ИЛИ, выход элемента И соединен с прямым входом третьего элемента ИЛИ, выход кото-. рого является выходом устройства. О В результате этого устройство может контролировать последовательности импульсов с интервалами между фронтами, с перекрытием фронтов, контролировать устройство тактирования, выдающее одновременно управляющие и синхронизирующие серии импульсов, случаи, когда задний фронт управляющих импульсов на предыдущем выходе совпадает с передним фронтом на последующем выходе, а синхронизи- 40 рующие импульсы привязаны к середине управляющих импульсон и по длительности меньше их, контролировать выпадание иэ импульсной последовательности одного, двух и более идущих друг за другом импульсов, фиксирует неисправность запускающего устройства источника импульсов типа const Х или const 0 на выходе, .а также может контролировать изменение частоты следования импульсов.

На фиг.1 приведена блок-схема устройства для контроля последовательности импульсов; на фиг.2 и 3 диаграммы импульсов устройства.

Устройство содержит элементы

ИЛИ 1» 2 и 14, триггеры 3 и 4, бло- . ки 5. и б интегрирования, сумматор

7, линию 8 задержки, три нуль-органа 9 - блок 12 эталонных напряжений. и элемент И 13. 60

При контроле последовательности с интервалами между фронтами и с перекрытием Фронтов предлагаемое устройство работает следующим образом. Ы

На входы первого элемента ИЛИ подаются сигналы с шин тактирования с нечетными номерами на входи второго элемента ИЛИ вЂ” с четными номерами. При правильном чередовании импульсов. на выходах элементов

ИЛИ 1 и 2 получают последовательность с периодом чередования импульсов t =T. На выходах триггеров 3 и

4 появляются импульсы с определенной частотой : =2Т, которые поступают на нходы блоков 5 и 6 интегрирования, где они ограничиваются по амплитуде и интегрируются.

° Постоянная блоков интегрирования

R С выбирается равной RC>>10 t для того, чтобы на выходах блоков интегрирования получить треугольные импульсы с приблизительно линейными сторонами ° Размах импульсов на выходе блоков интегрирования определяется go формуле 1 =U(1-е w ), где Up — амплитуда импульсов на входе блоков интегрирования, вовремя нарастания напряжения ъ 2 на их выходе

Треугольные импульсы с выходов блоков интегрирования поступают на входы сумматора 7, в котором происходит их суммирование, усиление и смещение суммарных импульсов. На выходе сумматора получаются импульсы трапецеидальной формы с амплитудой вр1+Up2 СИ где Up u U — размах; импульсон на выходах блоков интегрирования, К коэффициент усиления на выходе сумматора, см напряжение смещения, необходимое для смещения импульсов в положительную или отрицательную область напряжений.

Трапецеидальные импульсы с выхода сумматора поступают на первые входы нуль-органов 9-11. На вторйе их входы блок эталонных напряжений выдает следующие напряжения: на втором входе нуль-органа 9

К(.0р, +Ой, )

2 на 10

ÊKàÜ+ Up )

2 + + +ЬБ и нуль-орган%

40 величина напряжения, которое выбирается в зависимости от целей контроля:.

Если необходимо контролировать только наличие импульсов на шинах тактирования, Ьо выбирается наибольшим1 если необходимо определять пропадание ходя бы одного импульса, д U

:выбирается меньшим, а для контроля

84281.8 частоты следования импульсов ЬП выбирается наименьшим.При этом на выходах нуль-органов 10 и 11 будет .постоянный единичный сигнал, а.на выходе нуль-органа 9 получается последовательность импульсов с частотой следования, равной частоте импульсов на выходе сумматора. Эти импульсы поступают на второй вход элемента И

13, на первый вход которого поступают через линию 8 задержки импульсы с единичного выхода триггеров 3, причем они появляются во время переключения единичного плеча триггера из нулевого состояния в единичное. Линия задержки задерживает импульс, поступающий на первый вход элемента И, на время, равное сумме времени переходных процессов блбка интегрирования, сумматора и нуль-, органа. При таком значении времени задержки появлению импульсов на первом входе элемента И соответствует появление нулевого сигнала на втором входе элемента И, следовательно, на выходе элемента И будет нулевой сигнал.

Таким образом, на прямой вход элемента ИЛИ 14 поступает нулевой сигнал, а на инверсные входы - единичные сигналы, в результате чего на выходе элемента ИЛИ получается нулевой сигнал, который говорит о правильной работе контролируемой системы тактирования (фиг.2а).

При выпадании из импульсной последовательности хотя бы одного (или двух и более следующих друг за другом импульсов) момент переброса одго из триггеров затянется на время

Т (или более) . При этом выходное напряжение одного из блоков ичтегри" рования больше (или меньше) максимального (или минимального) напряжения (в зависимости от выпадаемого импульса). На выходе сумматора 7 амплитуда выходных импульсов увеличивается (или уменьшится) и будет. больше (или меньше Пэт ) и на выходе нуль-органа 10 (илй 11) появляется нулевой сигнал, который поступает на инвертирующий вход элемента ИЛИ, на выходе которого появляется сигнал ошибки (фиг.2б) .

При пропадании импульсов на шинах тактирования на нулевых выходах триггеров 3 и 4 могут установиться r;опарно единичные или нулевые сигналы.

В этом случае на выходах блоков 5 и б интегрирования выходное напряжение стремится либо к максимальному своему значению, либо к минимальному. В . результате на выходе сумматора 7 устанавливается напряженйе, превышающее Пэт или меньшее 11э . На выходе элемента ИЛИ 14 появляется сигнал ошибки.

Если на нулевом выходе одного иэ триггеров устанавливается единичный ! сигнал, а на нулевом выходе другогонулевой сигнал, то на выходе одного иэ блоков интегрирования напряжение увеличивается, а на выходе другого стремится к нулю, причем нулевое напряжение устанавливается раньше максимального. При этом напряжение на выходе сумматора 7 превышает Узт .

На выходе элемента ИЛИ 14 при этом появляется сигнал ошибки.

При уменьшении частоты следования импульсов на шинах тактирования ,происходит также уменьшение частоты их следования и на выходах триггеров 3 и 4. При этом на выходах блоков 5 и б интегрирования также

15 уменьшается частота следования треугольных импульсов и увеличивается иХ размах, что приводит к уменьшению частоты трапецеидальных импульсов и к увеличению их размаха на выходе

Щ сумматора 7 (фиг.2в). Амплитуда импульсов на выходе сумматора 7 будет то больше Пэ,, то меньше п - . На выходах нуль- органов 10 и 11 йоявляются нулевые сигналы, а на выходе д элемента ИЛИ 14 — единичные сигналы, которые сигнализируют о неисправности.

При увеличении частоты следования

)импульсов на шинах тактирования на выходах триггеров 3 и 4 также происходит увеличение частоты импульсов.

При этом на выходах блоков 5 и б .интедрирования частота следования треугольных импульсов .также увеличивается и уменьшается их размах, что

35 приводит к увеличению частоты трапецеидальных импульсов и к уменьшению их размаха на выходе сумматора 7 (фйг.2г) . Амплитуда импульсов на выходе сумматора оказывается меньшей, 4() чем U „ . На выходе нуль-органа 9 появляется постоянный единичный сигнал, который поступает на второй вход элемента И 13, на первый вход которого поступают импульсы с единич4 ного выхода триггера 3. На выходе элемента И при этом появляются импульсы, которые поступают на прямой вход элемента ИЛИ 14, на выходе которого появляется сигнал ошибки.

Рассмотрим работу устройства при контролировании импульсных последовательностей, отличающихся длительностями импульсов. Например, на входы . элемента ИЛИ 1 подаются управляющие импульсы с нечетными номерами и

Ы синхрониэирующие импульсы с четными номерами,.на входы элемента ИЛИ 2— управляющие импульсы с четными номерами и синхронизирующие импульсы с нечетными номерами.

60 Работа устройства аналогична описанной выше с той лишь разницей,что выпадание синхронизирующих импульсов контролируется так же, как уменьшение частоты следования импульсов (фиг.3) .

842818

Например, для последовательности импульсов, у которых длительность т управляющих импульсов равна— а длительность синхронизирующих импульсов. равйа т, где Т вЂ” период следования управляющих или синхронизирующих импульсов на выходе элементов или 1, И 2, а также на выходах триггеров 3 и 4..Значение постоянной блоков интегрирования выбирается равной RC310T.

При выпадании из импульсной последовательности хотя бы одного управляющего импульса момент переброса одного из триггеров затянется на — Т.

8

На выходе одного из блоков 5 и б интегрирования напряжение больше (или )5 меньше) максимального (или минимального)..На выходе сумматора 7 амплитуда выходных импульсов увеличивается (или уменьшается), и на выходе одного из нуль-органов 10 и 11 вырабатывается нулевой сигнал, а на выходе элемента ИЛИ 14-единичный, который сигнализирует о неисправности (фиг,36.), При выпадании из импульсной riocледовательности.хотя бы одного синхронизирующего импульса момент пере23 броса одного из триггеров затянется иа время — Т. На выходе одного из

3 блоков интегрирования при этом напряжение будет оольше (или меньше) максимального (или .минимального) .

В данном случае на выходе сумматора амплитуда выходного напряжения меньше U3, в результате чего в.момент появления импульса на первом входе э)цемента И 13 на втором его входе будет единичный сигнал, поступающий с выхода нуль-органа 9. На прямой вход элемента ИЛИ 14 подается единичный сигнал, который затем появляется на выходе устройства и 40 сигнализирует .о неисправности .(рис.З).

Рассмотренная вь1ше работа предла:гаемого устройства контроля последовательности импульсов относится к логическим элементам, у которых

01) Uх 6

Формула изобрегення

Устройство для контроля последовательности импульсов, содержащее два триггера, два блока интегрирования, два элемента ИЛИ, входы кото-. рь:х являются входами устройства, а выходы соединены со счетными входами первого и второго триггеров соответственно, нулевые выходы триггеров соединены со входами первого и второго блоков интегрирования соответствейно, о т л и ч а ю щ е е с я тем, что, с целью расширеиия функциональных воэможностей за счет.обеспечения контроля частоты следования импульсов,,в устройство .введены сумматор, линия задержки, три нуль-ор— гана, блок эталонных напряжений, элемент И и третий элемент ИЛИ, причем единичный выход первого. триггера соединен .со входом линии задержки, выход которой соединен с первым входом .элемента И,.выход сумматора соединен с первым входом первого, второго. и третьего нуль-органов, первый выход блока эталонных напряжений соединен со вторым входом первого нуль-органа, выход которого соединен со вторым входом элемента

И, второй выход блока эталонных напряжений соединен со вторым входом второго нуль-органа, выход которого соединен с первым инверсным входом третьего элемента ИЛИ, третий выход блока эталонных напряжений соединен со вторым входом третьего нуль-органа, выход которого соединен со вторым инверсным входом третьего элемента ИЛИ, выход элемента И соединен с прямым входом третьего элемента ИЛИ, выход которого является выходом устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 337782 кл. G 06 F 11/00, 1970, 2. Авторское свидетельство СССР

Е 440665, кл. С; 06 Р 11/00, 1972. .3. Авторское свидетельство СССР

Р 643875, кл. 6 06 F 11/00, 1976 (прототип) .

842818

Фив. 2

У

so

И з

МФ

ВНИИПИ Заказ 5103/61 Тираж 745 . Подписное

Филиал IIIIII "патент", г. Ужгород, ул. Проектная,4

Устройство для контроля последо-вательности импульсов Устройство для контроля последо-вательности импульсов Устройство для контроля последо-вательности импульсов Устройство для контроля последо-вательности импульсов Устройство для контроля последо-вательности импульсов 

 

Похожие патенты:

Изобретение относится к вычислительной технике, а именно к устройствам для контроля и отладки цифровых управляющих систем, и может быть использовано для имитации функционирования объекта управления, в частности корабельного оружия

Изобретение относится к компьютерным технологиям, в частности к системам и способам формирования дамп файла при возникновении сбоя в работе программы (аварийном завершении программы) в вычислительных системах с ограниченными ресурсами

Изобретение относится к системе с многоядерным центральным процессором, в частности к способу устранения исключительной ситуации в многоядерной системе

Изобретение относится к вычислительной технике и может быть использовано при построении управляющих вычислительных машин (УВМ), нечувствительных к сбоям программ

Изобретение относится к вычислительной технике и может быть использовано в управляющих вычислительных машинах (УВМ), например в системах управления газотурбинного двигателя

Изобретение относится к вычислительной технике и предназначено для автоматизированной отладки программного обеспечения мультимашинных систем, работающих в реальном масштабе времени и имеющих общую память

Изобретение относится к вычислительной технике и может быть использовано в управляющих вычислительных машинах (УВМ)

Изобретение относится к вычислительной технике и может быть использовано для выявления циклических процессов анализируемой программы, регистрации их параметров и хранения регистрируемой информации в блоке памяти с последующей выдачей по запросу
Наверх