Устройство сравнения фаз сигналов

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

<щ 843212 (6I ) Дополнительное к авт. свид-ву (22) Заявлено 17.08. 79 (21) 2811411/18-21 (51) М. Кл.

H 03 K 5/19 с присоединением заявки Ле—

Геаударстеенный кемнтет

СССР (23 ) П риоритет— аю денем нзебретеннй н вткрытнй

Опубликовано 30. 06. 81. Бюллетень J% 24

Дата опубликования описания 30.06.8) (53) УДК 621.374. .38(088.8) i ë » J ! l б

::-;.,„, ъ (72) Автор. изобретения

А.А.Картунов

1 Р) !» А б . —, . .!Ú б бб м т, °, .-„., — 1 оматики (7I) Заявитель

Иркутский филиал Киевского института ав им. ХХЧ съезда КПСС (54) УСТРОЙСТВО СРАВНЕНИЯ ФАЗ СИГНАЛОВ

Известно устройство сравнения not0 следов ательности поступления импульсных сигналов, используемое дпя опре- деления направления движения, содер.жащее четыре триггера, тактовые входы попарно соединены с тактовыми вхо15 дами устройства, входы которого через RC-цепочки соединены с 0-входами триггеров Г}1.

Изобретение относится к автоматике и может быть использовано для авто- матического определения направления вращения или движения объекта, например, в устройстве измерения длины движущейся заготовки сравниванием фаз импульсных сигналов, поступающих на его вход.

Известно также устройство сравне20 ния фаз сигналов, содержащее первый, второй, третий и четвертый триггеры и инвертор, вход которого соединен с первым входом устройства (2) . б

Недостаток этих устройств — относительно низкая достоверность функционирования.

Цель изобретения- повышение досто верности функционирования.

Поставленная цель достигается тем что устройство сравнения фаз сигналов содержащее первый, второй, третий и четвертый триггеры и инвертор, вход которого соединен с первым входом устройства, введены первый, второй, третий и четвертый дополнительные инверторы, первый, второй, тре- . тий, четвертый и пятый элементы И-НЕ, пятый триггер, элемент И-ИЛИ-НЕ, выход которого соединен с входами первого и второго элементов И-НЕ .и входом первого дополнительного инвертора, выход которого соединен с первыми входами третьего и четвертого эле ментов И-НЕ, вторые входы которых соединены с выходами пятого триггера, входы которого соединены с выходами червого и второго элементов -HE вы"

843212 4 ход инвертора соединен с. тактовым входом третьего и 0-входом четверто-. го триггеров и второго дополнительного инвертора, выход которого соединен с тактовым входом первого и D-вхо5 дом второго триггеров, второй вход устройства соединен с входом третьего дополнительного инвертора, выход ко— торого соединен с 0-входом первого и тактовым входом четвертого тригге- 1О ров и входом четвертого дополнительного инвертора, выход которого соединен с тактовым входом второго и 0-входом третьего триггера., прямой выход первого триггера соединен с входом 15 первого элемента И-НЕ и первым входом первой группы входов по И элемента И-ИЛИ-НЕ, второй вход которой соединен с входом второго элемента И-НЕ и инверсным выходом четвертого триг- 2р гера, прямой выход которого соединен с входом первого элемента И-НЕ и первым входом второй группы входов по

И элемента И-ИЛИ-НЕ, второй вход которой соединен с входом второго эле- . 25 мента И-НЕ и инверсным выходом третьего триггера, прямой выход которого соединен с входом первого элемента И-НЕ и первым входом третьей груп; пы входов по И элемента И-ИЛИ-НЕ, 30 второй вход которой соединен с входом второго элемента И-НЕ и инверсным выходом второго триггера, прямой выход которого соединен с входом первого элемента И-НЕ и первым входом 35 четвертой группы входов И элемента

И вЂ И-НЕ, второй вход которой соединен с инверсным выходом первого триггера и входом второго элемента И-НЕ, инверсные входы сброса первого, вто- 40 рого, третьего и четвертого триггеров соединены с выходом третьего элемента И-НЕ и первым входом пятого элемента И-НЕ, второй вход которого соединен с выходом четвертого эле- 45 мента -HE и инверсными входами установки первого, второго, третьего и четвертого триггеров.

На чертеже показана структурная схема устройства сравнения фаз сиг- 50 налов.

Устройство сравнения фаз сигналов, содержит первый 1, второй 2, третий.

3 и четвертый 4 триггеры и инвертор

5, выход которого соединен с первым входом 6 устройства, а также первый

7, второй 8, третий 9 и четвертый 10 дополнительные инверторы, первый 11, второй 12, третий 13, четвертый 14, пятый 15 элементы И-НЕ, пятый триггер 16, элементы И-ИЛИ-НЕ 17 выход которого соединен с входами первого

11 и второго 12 элементов И-НЕ и входом первого дополнительного инвертора 7, выход которого соединен с первыми входами третьего 13 и четвертого 14 элементов И-НЕ, вторые входы которых соединены с выходами пятого триггера 16, входы которого соединены с выходами первого ll и второго 12 элементов И-НЕ, выход инверто— ра 5 соединен с тактовым входом третьего.3 и входом четвертого 4 триггеров и второго дополнительного инвертора 8, выход которого соединен с тактовым входом первого 1 и 0-входом второго 2 триггеров, второй вход 18 устройства соединен с входом третьеro дополнительного инвертора 9, выход которого соединен с D-входом первого 1 и тактовым входом четвертого 4 триггеров и входом четвертого дополнительного инвертора 10 выход которого соединен с тактовым входом . второго 2 и 0-входом третьего 3 триггера, прямой выход первого триггера

2 соединен с входом первого элемен— та И-НЕ 11 и первым входом первой группы входов по И элемента И-ИЛИ-НЕ

17, второй вход которой соединен с входом второго элемента И-НЕ 12 и инверсным выходом четвертого триггера 4, прямой выход которого соединен с входом первого элемента И-НЕ 11 и первым входом второй группы входов по И элемента И-ИЛИ-НЕ 17, второй вход которой соединен с входом втрого элемента И-НЕ и инверсным выходом третьего триггера 3, прямой выход которого соединен с входом первого элемента И-НЕ 11 и первым входом третьей группы входов по И элемента

И-ИЛИ-НЕ 17, второй вход которой соединен с входом второго элемента

И-НЕ 12 и инверсным выходом второго триггера 2, прямой выход которого соединен.с входом первого элемента

И-НЕ 11 и первым входом четвертой группы входов по И элемента И-ИЛИ-НЕ

17, второй вход которой соединен с инверсным выходом первого триггера 1 и входом второго элемента И-НЕ 12, инверсные входы сброса первого 1, второго 2, третьего 3 и четвертого 4 триггеров соединены с выходом третьего элемента И-НЕ 13 и первым входом

5 8432 пятого элемента И-HF, 15, второй вход которого соединен с выходом четвертого элемента И-НЕ 14 и инверсными входами установки первого 1, второго 2, третьего 3 и четвертого 4 триггеров.

Устройство работает следующим образом.

С подачей напряжения устройство занимает только одно состояние из двух устойчивых: либо все триггеры 1 — 4 10 и триггер 16 взведены, что соответствует индикации движения вперед, при этом на выходе 19 устройства имеется сигнал логической единицы; либо все они сброшены, и индицируется движе- 15 ние назад, а на выходе 19 устройства присутствует логический ноль.

Пример 1. Триггеры 1 — 4 взведены, а триггер 16 сброшен. На выходе элемента И-НЕ появляется ло- 20 гический нуль, а на выходе элемента

И-НЕ 12 сохраняется логическая единица, которые поступая на входы триггера 16 возводят его, т.е. устройство перейдет в устойчивое состояние. 25

Пример 2. Все триггеры 1-4 сброшены, а триггер 16 взведен. На выходе элемента И-НЕ ll сохраняется логическая единица, а на выходе элемента И-НЕ 12 появляется логический 30 нуль, который поступая на входы триггера 16 с раздельными входами сбрасывают его, т.е. устройство также пере-. ходит в устойчивое состояние. .Если состояние хотя бы одного из триггеров 1 — 4 отличается от состояния других триггеров, на выходе элемента И-ИЛИ-HE 17 появляется логический нуль. В зависимости от состояния триггера 16 возможны два вариан- 4О та.перехода в устойчивое состояние.

П р и м .е р 3. Триггер 16 взведен.

На выходе элемента И-НЕ присутствует логический нуль, который, поступая на входы установки в единицу всех 4s триггеров 1 — 4, взводит их. После взведения всех триггеров 1 — 4 на выходе элемента И-ИЛИ-НЕ 17 и на вы.ходе элемента И-НЕ 13 появляется еди; ница, т.е. устройство переходит в So устойчивое состояние.

Пример 4. Триггер 16 сброшен.

На выходе элемента И-НЕ 14 присутствует логический нуль, который, посту- 55 пая на входы установки в ноль всех триггеров 1 — 4, сбрасывает их, на выходе элемента И-ИЛИ-НЕ 17 и на выходе элемента И-НЕ. 14 появляется логическая единица, т.е. устройство переходит в устойчивое состояние.

Если устройство находится в состоянии индикации движения вперед, и сигнал на выходах 6 и 18 начинает изменяться соответственно движению вперед, устройство сохраняет свое состоя-. ние. При смене направления движения по приходу превого же фронта выходного сигнала на выходы 6 и 18 сбрасывается один из триггеров — 4, что приводит к появлению сигнала Логический нуль" на выходе элемента И-ИЛИНЕ 17 и на выходе элемента И-НЕ 13, который поступая на входы установки в ноль всех триггеров 1 — 4 сбрасывает их. Сброс в ноль всех триггеров 1- 4 приводит к пропаданию логического нуля на выходе элемента .И-ИЛИ-НЕ 17, смене логического нуля на выходе элемента И-НЕ 13 на логическую единицу и к сбросу триггера 16. В результате устройство переходит в устойчивое состояние индикации движения назад, которое сохраняется при сохранении

„.направления движения и остановке

Если устройство находится в состоянии индикации движения назад, и направление движения изменяется, то по приходу первого же фронта входного сигнала, соответствующего движению вперед, на входы 6 и 18 сбрасывается один из триггеров 1 — 4, что приводит к появлению логичес. кого нуля на выходе элемента И-ИЛИ-НЕ 17 и на выходе элемента И-НЕ 14, который поступая на входы установки н единицу всех триггеров 1 — 4, возводит их.

Логический нуль на выходе элемента

И-ИЛИ-НЕ 17 сменяется на логическую единицу, на выходе элемента И НЕ 11 появдяется логический нуль при сохра- . нении логической единицы на выходе элемента И-НЕ 12, что приводит к взведению триггера 16. Устройство переходит в устойчивое состояние индикации движения вперед, которое сохраняется при сохранении направления движения и остановке.

В предлагаемом устройстве для определения направления движения осуществляют индикацию потери его работоспособности при отказе хотя бы одного .из триггеров 1 — 4, подключая входы элемента И-НЕ 15 к выходам элементов И вЂ” НЕ 13 и 14. При выходе из строя хотя бы одного из триггеров

1 — 4 устройство переходит в новое

7 84321 возникающее в случае изменения направления движения устойчивое состояние когда при любом изменении сигнала на выходах 6 и 18, на выходах одного из элементов И-НЕ 13 и 14 сохраняется логический нуль, поступающий либо на входы установки в ноль, либо на входы установки в единицу триггеров

1 — 4 и не позволяющий триггерам 1 — 4 изменить свое состояние. Сохранение этого сигнала во времени привОдит к появлению логической единицы на выходе элемента И-НЕ 14 и к срабатыванию индикатора неработоспособности устройства для определения направления движения.

Формула изобретения

Устройство сравнения фаз сигналов, содержащее первый, второй, третий и четвертый триггеры и инвертор, вход которого соединен с первым входом устройства, о т л и.ч а ю щ е е с я д тем, что, с целью повышения достоверности функционирования, в него введены первый, второй, третий и четвертый дополнительные инверторы, первый, второй, третий, четвертый и пятый эле- З0 менты И-НЕ, пятый триггер, элемент

И-ИЛИ-НЕ, выход которого соединен с входами первого и второго элементов

И-НЕ и входом первого дополнительно.— го инвертора, выход которого соединен с первыми входами третьего и четвертого элементов И-НЕ, вторые входы которых соединены с выходами пятого триггера, входы которого соединены с выходами первого и второго элемен- 40 тов -HE, выход инвертора соединен с тактовым входом третьего и D-входом четзертого триггеров и второго дополнительного инвертора, выход которого соединен с тактовым входом первого и 45

D-входом второго триггеров, второй вход устройства соединен с входом третьего дополнительного инвертора, 2 8 выход которого соединен с D-входом первого и тактовым входом четвертого триггеров и входом четвертого дополнительного инвертора, выход которого соединен с тактовым входом второго и D-входом третьего триггера, прямой выход первого триггера соединен с входом первого элемента И-НЕ и первым входом первой группы входов по .

И элемента И-ИЛИ-НЕ, второй вход которой соедйнен с входом второго элемента И-НЕ и инверсным выходом четвертого триггера, прямой выхбд которого соединен с входом первого элемента И-НЕ и первым входом второй группы входов по И элемента И-ИЛИ-НЕ, второй вход которой соединен с входом второго элемента И-НЕ и инверсным выходом третьего триггера, прямой выход которого соединен с входом перво-. го элемента И-НЕ и первым входом третьей группы входов по И элемента

И-ИЛИ-НЕ, второй вход которой соединен с входом второго элемента И-НЕ и инверсным выходом второго триггера, прямой выход которого соединен с входом первого элемента И-НЕ и первым входом четвертой .группы входов по И элемента И-ИЛИ-НЕ, второй вход которой соединен с инверсным выходом первого триггера и входом второгб элемента И-НЕ., инверсные входы сброса первого, второго, третьего и четвертого триггеров соединены с выходом третьего элемента И-НЕ и первым входом пятого элемента И-НЕ, второй вход которого соединен с выходом четвертого элемента И-НЕ и инверсными входами установки первого, второго, тре" тьего и четвертого триггеров.

Источники информации, принятые во внимание при экспертизе

1. Патент ФРГ У 2007072, кл. Н 03 К 21/00, 1970.

2. Авторское свидетельсвто СССР

У 406312, кл. Н 03 К 5/18 1971 (прототип).

843212

Составитель О.Скворцов

Редактор Л.Пчелинская Техред M.Êîmòóðà Корректор Л.Иван

Заказ 5163/81 Тираж 988 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб.,д.4/5

Филиал ППП "Патент", .г.ужгород, ул.Проектная, 4

Устройство сравнения фаз сигналов Устройство сравнения фаз сигналов Устройство сравнения фаз сигналов Устройство сравнения фаз сигналов Устройство сравнения фаз сигналов 

 

Похожие патенты:

Изобретение относится к измерительной технике и предназначено для контроля обеспечения режима насыщения транзисторного ключа - основного элемента при разработке высокоэффективной силовой бесконтактной защитно-коммутационной аппаратуры

Изобретение относится к радиотехнике и может быть использовано в устройствах анализа и измерения параметров регулярных импульсных последовательностей

Изобретение относится к импульсной технике для выделения импульсов (ИМ) по длительности и амплитуде

Изобретение относится к импульсной технике для выделения импульсов (ИМ) по длительности и амплитуде

Изобретение относится к импульсной технике и может быть использовано в устройствах анализа импульсов для выделения импульсов с заданными параметрами по длительности и амплитуде

Изобретение относится к импульсной цифровой технике для формирования импульсов требуемой длительности по каждому из трех событий: при включении питания, по сигналу замыкающей кнопки с подавлением дребезга, при обнаружении пропуска или прекращения изменения входных импульсов при разрешении обнаружения

Изобретение относится к импульсной цифровой технике, предназначено для формирования выходных импульсов с требуемой длительностью по каждому из трех событий (при включении питания, по сигналу от замыкающей кнопки с подавлением дребезга, при обнаружении пропуска или “зависания” (прекращения изменения) импульсов входного импульсного сигнала, при разрешении обнаружения) и может быть использовано, например, в качестве устройства для формирования импульсов системного сброса (RESET (RST)) микроконтроллерной или микропроцессорной системы (М-системы) обработки информации и управления с функцией аппаратного сторожевого таймера для перезапуска прикладной программы при “зависании” М-системы, проектируемой с учетом следующих основных принципов [1]: программного управления, магистрального обмена информацией, модульного построения и наращивания вычислительной мощности

Изобретение относится к импульсной цифровой технике, предназначено для формирования выходных импульсов с требуемой длительностью по каждому из трех событий (по фронту сигнала на первом управляющем входе, по нулевому уровню сигнала от замыкающей кнопки с подавлением дребезга при единичном сигнале на первом управляющем входе, при обнаружении пропуска импульса или “зависания” (прекращения изменения) сигнала на импульсном входе при разрешении единичными сигналами на первом и втором управляющих входах), и может быть использовано, например, в качестве формирователя импульсов системного сброса (RESET (RST)) устройства программного управления (УПУ) с энергонезависимым оперативным запоминающим устройством (ОЗУ) обслуживаемой или необслуживаемой микроконтроллерной или микропроцессорной системы (М-системы) обработки информации и управления с поддержкой режима аппаратного сторожевого таймера для перезапуска УПУ при “зависании” прикладной программы М-системы, проектируемой с учетом следующих основных принципов [1]: программного управления, магистрального обмена информацией, модульного построения и наращивания вычислительной мощности

Изобретение относится к импульсной технике и может быть использовано в устройствах анализа импульсов для выделения импульсов с заданными параметрами по длительности, амплитуде и периоду
Наверх