Устройство для приема адресных сигналовв асинхронно- импульсных системах связи

 

САНИ Е

Союз Советски н

Социалистические

Республик

< >843284

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 06.09.79 (21) 2820487/18-09 с присоединением заявки №вЂ” (23) Приоритет — (51) М. Кл.

Н 04 L 25/30

Гееудерстееннмй кемитет

СССР но аенем нзебретений н еткрмтнй (53) УДК 621.394..61 (088.8) Опубликовано 30.06.81. Бюллетень № 24

Дата опубликования описания 05.07.81 (72) Автор изобретения ("т " 7;-ф ., И. Ф. Хомич

/ 1 4р. 7 f;vp

r 7ry,,.„.

БЯ, г,, Я Пензенский завод-ВТУЗ при Заводе ВЭМ (Филиал-Пензенского политехнического института) (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПРИЕМА АДРЕСНЫХ СИГНАЛОВ

В АСИНХРОННО-ИМПУЛЬСНЫХ СИСТЕМАХ СВЯЗИ

Изобретение относится к электросвязи и может использоваться для помехоустойчивого выделения адресных сигналов в асинхронно-импульсных системах связи.

Известны устройства для приема адресных сигналов в асинхронно-импульсных системах связи, содержащие регистр сдвига, соединенный через дешифратор с ключами, включенными на входе приемников сообщений (1).

Наиболее близким техническим решением к предлагаемому является устройство 10 для приема адресных сигналов в асинхронно-импульсных системах связи, содержащее блок приема импульсных сигналов, регистр сдвига, логический блок, дешифратор, соответствующие входы которого соединены с входами порогового блока, ключи, выходы которых соединены со входами приемников информации, соответствующие входы ключей соединены с первым выходом блока приема импульсных сигналов, соответствующие выходы дешифратора соединены с соответствующими входами ключей (2).

Однако известные устройства обладают низкой помехозащищенностью.

Цель изобретения — повышение помехоустойчивости.

Для этого в устройство для приема адресных сигналов в асинхронно-импульсных системах связи, содержащее блок приема импульсных сигналов, регистр сдвига, логический блок, дешифратор, соответствующие входы которого соединены с входами порогового блока, ключи, выходы которых соединены с входами приемников информации, соответствующие входы ключей соединены с первым входом блока приема импульсных сигналов, соответствующие выходы дешифратора соединены с соответствующими входами ключей, введены буферный регистр сдвига, два блока элементов И„блок управления, коммутатор и блок памяти, выходы которого подключены к соответствующим входам ключей, входы блока памяти соединены с соответствующими выходами дешифратора и с соответствующими входами логического блока, первый выход которого подключен к первому входу первого блока элементов И, второй выход логического блока подключен к первому входу второго блока элементов И, выходы которого подключены

843284 к соответствующим входам коммутатора, выходы первого блока элементов И подключены к соответствующим входам коммутатора, выходы которого соединены с соответствующими входами дешифратора, первый выход буферного регистра соединен с входом регистра сдвига, второй, третий и четвертый выходы буферного регистра соединены с соответствующими входами первого блока элементов И, выходы регистра сдвига соединены с соответствующими входами второго блока элементов И, кроме того, первый выход управляющего блока подключен к соответствующему входу логического блока, второй выход блока управления подключен к соответствующему входу блока памяти, третий выход блока управления соединен с соответствующим входом коммутатора, выход порогового блока подключен к первому входу блока управления, второй и третий входы блока управления соединены с соответствующими входами логического блока, соответствующие выходы второго 20 блока элементов И подключены к соответствующим входам первого блока элементов И.

На чертеже приведена схема предлагаемого устройства.

Устройство для приема адресных сигналов в асинхронно-импульсных системах связи содержит блок 1 приема импульсных сигналов, регистр 2 сдвига, буферный регистр

3 сдвига, первый блок 4 элементов И, второй блок 5 элементов И, коммутатор 6, дешифратор 7, блок 8 памяти, логический блок

9, блок 10 управления, пороговый блок 11, ключи 12 и приемники 13 информации.

Устройство работает следующим образом.

Из блока 1 коды адресов сообщений, поступающие в произвольные моменты времени, накапливаются в основном и-разрядном регистре сдвига 2 и в буферном (п — 1)-разрядномм ре г истре сдви га 3.

Первоначально дешифрация кодов адресов производится с основного регистра 2 сдвига через блок 4, подключаемых коммутатором 6 на дешифратор 7 с запоминанием выделенных адресов в блоке 8. ,Логический блок 9 обеспечивает исключение кодов выделенных адресов из дальнейшего анализа на блоке 4. 45

Оставшиеся единичные сигналы и накопленные в буферном регистре 3 сдвига подключаются коммутатором 6 с различными фазовыми сдвигами1 = 1,2... (п — 1) по и разрядов последовательно к дешифратору 7, запоминая последующие выделенные коды адресов в блоке 8 и исключая их с помощью логического блока 9 и блока 5. Если в результате последовательности таких действий, задаваемых блоком 10, количество оставшихся единичных си "налов с коммутатора 6 будет составлять небольшую величину, не превышающую, заданного порога в блоке 11, то с определенной степенью достоверности можно считать, что эти сигналы обусловлены наличием канальных импульсных помех, а выделение адресов произведено правильно, Тогда блок 10 производит считывание запомненных адресов из блока 8 и осуществляет соответствующую коммутацию ключей 12 на входе приемников 13.

В противном случае (при превышении пороговых значений в блоке 1I), что характерно для ситуации выделения ложного адреса, блок 10 с помощью логического блока 9 и блока 4 производит попытку выделения кодов адресов в другом сочетании с повторением описанной выше последовательности действий до получения положительного результата анализа.

Таким образом, блок 10 определяет приоритетность и порядок опробывания сочетания адресов и выносит решение о правильно принятых.

В результате этого импульсные помехи канала связи в сочетании с принимаемыми импульсами последующих адресов в большинстве случаев не смогут обеспечить приема кода ложного адреса сообщения, что повышает помехоустойчивость приемного устройства.

При этом для сохранения высокого быстродействия тактовая частота работы устройства может превышать канальную частоту принимаемых сигналов.

Предлагаемое устройство позволяет повысить помехоустойчивость за счет возможности правильного выделения адресов при наличии ложного набора кода адреса, вызванного сочетанием импульсных помех канала связи и кодов адресов других сообщений.

Формула изобретения

Устройство для приема адресных сигналов в асинхронно-импульсных системах связи, содержащее блок приема импульсных сигналов, регистр сдвига, логический блок, дешифратор, соответствующие входы которого соединены с входами порогового блока, ключи, выходы которых соединены с входами приемников информации, соответствующие входы ключей соединены с первым выходом блока приема импульсных сигналов, соответствующие выходы дешифратора соединены с соответствующими входами ключей, отличающееся тем, что, с целью повышения помехоустойчивости, введен буферный регистр сдвига, два блока элементов И, блок управления, коммутатор и блок памяти, выходы которого подключены к соответствующим входам ключей, входы блока памяти соединены с соответствующими выходами дешифратора и с соответствующими входами логического блока, первый выход которого подключен к первому входу первого блока элементов И, второй выход

843284

Составитель Е. Смирнова

Редактор Ю. Середа Техред А. Бойкас Корректор Е. Рошко

Заказ 5167/84 Тираж 698 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, ж — 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4! логического блока подключен к первому входу второго блока элементов И, выходы которого подключены к соответствующим входам коммутатора, выходы первого блока элементов И подключены к соответствующим входам коммутатора, выходы которого 5 соединены с соответствующими входами дешифратора, первый выход буферного регистра сдвига соединен со входом регистра сдвига, второй, третий и четвертый выходы буферного регистра сдвига соединены с соответствующими входами первого блока элементов И, выходы регистра сдвига соединены с соответствующими входами второго блока элементов И, кроме того, первый выход блока управления подключен к соответствующему входу логического блока, второй выход блока управления подключен к соответствующему входу блока памяти, третий выход блока управления соединен с соответствующим входом коммутатора, выход порогового блока подключен к первому входу блока управления, второй и третий входы блока управления соединены с соответствующими входами логического блока, соответствующие выходы второго блока элементов И подключены к соответствующим входам первого блока элементов И.

Источники информации; принятые во внимание при экспертизе

1. Агаджанов И. А., Горшков В. М., Смирнов Г. Д. Основы радиотелеметрии. М., МО СССР, 1971, с. 148 — 154, р. 5 — 4.

2. Авторское свидетельство СССР по заявке Ко 2675770/18-09, кл. Н 04 1 25/30, 1978 (прототип) .