Дискретное фазосдвигающее устройство

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

<>855529 (61) Дополнительное к авт.свид-ву Р 496509 (22) Заявлено 161179 (21) 2838456/18-21 (51) М. К„.з с присоединением заявки Ио

G 01 Р 25/04

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 150881. Бюллетень No 30

Дата опубликования описания 180881

М) ПЖ 621.317. .77(088.8) (54 ) ДИСКРЕТНОЕ ФАЗОСДВИГАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к импульсной технике и предназначено для использования в устройствах автоматического управления и контроля в каналах цифровых следящих систем, в гене5 раторах кодовых групп импульсов, в синхронизаторах радиолокационных и радионавигационных индикаторов.

По основному авт. св. Р 496509 известно дискретное фазосдвигающее устройство, содержащее опорный генератор, счетчик, Sl- u Rl-дешифраторы, .коммутатор и блок управления (1 .

Недостатком этого устройства является низкое быстродействие, т.е. вре- 15 мя, необходимое для перестройки фазы выходного сигнала на заданную величину. Например, устройство за один цикл пересчета его счетчика способно сдвинуть фазу выходного сигнала толь- 20 ко на один дискрет. В этой связи чем больше коэффициент пересчета счетчика k, тем медленнее происходит перестройка фазы. Для сдвига фазы выходного сигнала на и дискретов требуется подать и последовательно управляющих импульсов и затратить чистого времени только на перестройку фазы Т = — nT, где Т вЂ” цикл пересчета счетчика; B это время не входят затраты ЗО на передачу управляющих сигналов. В результате существенно ограничивается область использования дискретного фазосдвигающего устройства.

Цель изобретения — повышение быст-, родействия.

Поставленная цель достигается тем, что в дискретное фазосдвигающее устройство, содержащее опорный генератор, счетчик, коммутатор, Sl- u Rlдешифраторы и блок управления, дополнительно введены первый и второй блоки сопряжения, S2- и R2-дешифраторы, причем Sl — и Rl- ergzgpaxopaa, выполнены четырехвходовыми, выход счетчика соединен со входами 52-, R2-дешифраторов и входами первого и второго блоков сопряжения, выход первого из которых соединен с инверсными входами SI--,,Rl-дешифраторов, а выход второго — с одними из входов

S2 â€, R2-дешифраторов, другие входы которых соединены соответственно с прямым и инверсным выходами коммутатора, а выходы S2- R2-дешифраторов соответственно с S2- и R-2 входами счетчика.

Под 52- и R2-дешифраторами подразумеваются комбинации И, ИЛИ, НЕ логических элементов, выполняющие функ855529 ции совпадения. Например, можно использовать два четырехвходовых элемента И. Под блоком сопряжения подразумевается цифровой автомат, выполняющий функцию преобразования входного сигнала произвольной длительности в сигнал требуемой длительности и передачи его синхронно с работой счетчика на его управляющий вход.Сущность изобретения в функциональном смысле состоит в том, что устройство позволяет за цикл пересчета счетчика изменять дискрет не только на половину, но и на период сигнала опорного генератора от управляющего сигнала произвольной длительности в зависимости от того, на какой из входов 35 подать этот сигнал.

На чертеже изображена функциональная схема устройства.

Устройство содержит опорный генератор 1, счетчик 2, Р1-дешифратор 3, S1-дешифратор 4, блок 5 управления, коммутатор 6, первый блок 7 сопряжения, S2-дешифратор 8, второй блок 9 сопряжения, R2-дешифратор 10.

Выход опорного генератора 1 соединен с синхронизирующим С-входом счетчика 2 и одними из входов дешифраторов 3 и 4, выходы которых соответственно соединены с Rl- и 51-входами счетчика 2, вторые входы дешифраторов соединены с выходом счетчика 2, входом блока 5 управления. Прямой выход коммутатора 6 соединен с одним из входов дешифраторов 4 и 8, à его инверсный выход соединен с одним из входов дешифраторов 3, 10 и блока 5 управления, выход которого соединен со входом коммутатора 6. Выход первого блока 7 сопряжения соединен с инверсными вводами дешифраторов 3 и 4, выход второго блока 9 сопряжения ф) соединен с одними из входов дешифраторов 8 и 10, выходы которых соответственно соединены с S2- и R2-входами и счетчика 2. А- и Б-входы устройства служат для сдвига фазы на + или — 4 дискрет, В- и Г-входы — для сдвига фазы на + или — 2 дискрета.

Устройство работает, следующим образом.

При отсутствии сигналов на управлякщих входах коммутатор 6 находится в одном из состояний, например, в состоянии 0 ° При этом функционирует дешифратор 3. Счетчик 2 под воздействием импульсов опорного генератора 1 формирует импульсы с коэффициентом пе-H ресчета пять. Сигналы на входах A и Б устройства обеспечивают сдвиг фазы выходных импульсов на + или-1 дискрет по аналогии с известным устройством. При поступлении сигнала, например на вход В, счетчик 2 разово изменяет свой коэффициент пересчета с 5 на 6, в этот момент фаза выходного сигнала смещается на +2 . Для сдвига фазы выходного сигнала на -2а управляющий сигнал поступает на Г-вход.

С введением в устройство упомянутых элементов и подачей на входы В или Г импульсов произвольной длительности можно изменять фазу выходного сигнала на + или íà -25 равных периоду сигнала опорного генератора 1.

Использование предлагаемого изобретения позволяет повысить быстродействие устройства в два раза, в связи с чем расширяется область его использования. Например, применяя его в синхронизаторах-формирователях пачек импульсов, можно уменьшить в два раза минимальные периоды между соседними импульсами в пачках. Кроме этого, расширяется возможность варьирования управляющими сигналами для изменения фазы выходного сигнала по более сложной структуре с более высокой скоростью перестройки.

Формула изобретения

Дискретное фазосдвигающее устройство по авт. св. Р 496509, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него дополнительно введены первый и второй блоки сопряжения, S2- и R2-дешифраторы, причем Sl- u Rl-дешифраторы выполнены четырехвходовыми, выход счетчика соединен со входами S2-, R2-дешифраторов и входами первого и второго блоков сопряжения, выход первого из которых соединен с инверсными входами Sl-, Rl-дешифраторов, а выход второго — с одним из входов S2-, R2-дешифраторов, другие входы которых соединены соответственно с прямым и инверсным выходами коммутатора, а выходы S2- и R2-дешифраторов соответственно с S2- и RZ-входами счетчика.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 496509, кл. G 01 R 25/04, 12.02.74..855529

Тираж 732 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 6898/62

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель Н. Агеева

Редактор К. Волощук Техред М.Голинка Корректор Г. Решетник . °