Анализатор периодической последовательности сигналов

 

Союз Советских

Социалистических

Республик

O П И С А Н И Е ()855984

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Ф

« (61) Допвлнительиое к а вт. свил-ву (22) Заявлено 19 ° 11 79 (21) 2842748/18-21 с присоединением заявки K (23) П риоритет

Опубликовано 15 О8» 81 Бюллетень J% 3О

Дата опубликования описания 25. 08. 81 (51)M. Кд.

Н 03 К 5/22

Ваудератеепный намнтет

СССР но далем изааретеннй н атхритий (53) УДК 621.374.. 33 (088. 8) :- =;;Т,.",.- -. „

В.В.Додонов, А.К.Осипов и А.И.Кфутов ., (72) Авторы изобретения

Московское ордена Ленина и ордена Трудового Красного

Знамени высшее техническое училище им. Баумана (71) Заявитель (54) АНАЛИЗАТОР ПЕРИОДИЧЕСКОЙ ПОСЛЕДОВАТЕЛЬНОСТИ

СИГНАЛОВ

Изобретение относится к импульсной технике и может быть использовано для автоматического контроля функционирования радиотехнических устройств.

Известно устройство для сравнения периода следования импульсов с заданной нормой, содержащее вентиль, первый вход которого соединен со входом всего устройства, а также со входами двух линий задержек, причем выход первой линии задержки через триггер подключен ко второму входу вентиля, а выход второй линии задержки через второй триггер подключен к первому входу схемы И, выход которой через третью линию задержки соединен с сбросовыми входами второго и третьего триггеров, вход ..третьего триггера подключен к выходу вентиля, первый выход третьего триггера соединен со вторым входом схемы И, а второй выход через цепочку сопротивлений соединен с первым входом схемы И, средняя точка цепочки сопротивлений, с параллельно включенной к ней интегрирующей емкостью, является выходом всего уст» ройства. На выходе устройства форми5 руется сигнал, амплитуда которого прямо пропорциональна изменению периода входной последовательности $1) .

Однако зто устройство не реагирует на кратковременные изменения, происходящие во входном сигнале.

Наиболее близким по технической сущности к предлагаемому является устройство контроля импульсных последовательностей, содержащее два

35 счетчика, два триггера, четыре схемы И, схему НЕ и схему ИЛИ. На выходе устройства появляется сигнал, если число сбоев входной последовательности превышает заданную величину $2).

Однако такое устройство не анализирует форму сигнала. При его использовании невозможно произвести

855984

15 качественный анализ входной последовательности и достаточно точно установить,,какой сбой", произошел в сигнале, какие параметры изменились в конТролируемом сигнале. В

5 указанном устройстве анализ входной последовательности осуществляется недостаточно полно по объему получаемой информации. Кроме того, устройство является недостаточно

10 универсальным, его невозможно использовать для анализа аналоговых периодических сигналов таких как, например, гармонический сигнал, сигнал треугольной формы, линейно-изменяющийся сигнал и т.п.

Цель изобретения — расширение функциональных воэможностей.

Поставленная цель достигается тем, что в анализатор периодической последовательности сигналов, содержащий первый и второй счетчики, первый триггрр, выход которого соединен со входом второго триггера, первый логический элемент И, первый вход которого соединен с шиной тактовых импульсов, второй и третий логические элементы И, четвертый логический элемент И, выход которого соединен со входом второго счетчика, инвертор, 3Q логический элемент ИЛИ, введены дополнительные логические элементы Е, дополнительный триггер, ждущий мультивибратор, генератор одиночного импульса, опорный генератор импульсов, аналого-цифровые преобразователи, блоки памяти; блок сравнения и ключи, входы которых соединены со входом устройства, первый вход второго логического элемента И соединен с шиной тактовых импульсов, вшход первого логического элемента И подключен к счетному входу первого триггера, прямой выход которого соединен со входом третьего логического элемента И, а ин-45 версный выход подключен ко второму входу второго логического элемента

И, выход которого подключен к первым входам двух дополнительных логических элементов И, второй вход первого дополнительного логического элемента И соединен с выходом блока сравнения, и через инвертор — со вторым входом второго дополнительного логического элемента И, а выход. подключен ко входу установки единицы дополнительного триггера, прямой выход которого является выходом устройства, а инверсный выход соединен с первым входом четвертого логического элемента И, второй вход которого подключен к прямому выходу второго триггера, а третий вход — ко второму входу третьего логического элемента

И и к выходу опорного генератора импульсов, выходы третьего и четвертого логических элементов И подключены соответственно к управляющим входам первого и второго ключей, выход третьего .погического элемента И соединен с входом первого счетчика, а выходы первого и второго ключей через аналого-цифровые преобразователи соединены соответственно с информационными входами первого и второго блоков памяти, управляющие входы которых подключены соответственно к выходам первого и второго счетчиков, а выходы соединены с первой и второй группами входов блока сравнения, причем входы установки нуля второго блока

Г памяти и.второго счетчика подключены к выходу логического элемента ИЛИ, первый вход которого соединен с выходом второго дополнительного логического элемента И, а второй вход — со входами установки нуля дополнительного триггера, первого блока памяти, первого счетчика, первого и второго триггеров, а также с выходом генератора одиночного импульса и входом ждущего мультивибратора, выход которого подключен ко второму входу первого логического элемента И,.

На фиг. 1 приведена принципиальнаяэлектрическая схема анализатора периодической последовательности сигналов; на фиг. 2 — временные диаграммы, поясняющие принцип работы устройства.

Анализатор периодической последова тельности сигналов содержит ключи 1 и 2, входы которых соединены со входом устройства, первый и второй логические элементы И 3 и 4, первые входы которых соединены с источником тактовых импульсов. Выход первого логического элемента И 3 подключен к счетному входу первого триггера 5, прямой выход которого соединен со счетным входом второго триггера 6 и со входом третьего логического элемента И 7, а инверсный выход подключен ко второму входу логического элемента И 4, выход которого подключен к первым входам первого и второго ,логических элементов И 8 и 9, Второй вход первого дополнительного ло855984 6 где t — частота входной последоваэх тельпссти;

ГТ - частота тактовых импульсов, е М вЂ” целое числа 1,2,3,4... у 5 В момент запуска генератора 23 одиночного импульса формируется короткий импульс (см. фиг. 2в,, уста1 навливающий в нулевое полажение триггеры 5, 6, 12 счетчик 15, блок

19 памяти, а также, пройдя через элемент ИПИ 21, обнуляющий счетчик

16 и блок 20 памяти, Кроме того, импульс с выхода генератора 23 одиночного импульса поступает на ждущий е-15 мультквибратор 22, с выхода которого снимается импульс (см. фиг. 2г) длительнастью

ВХ ТАКТ

5 гическогс элемента И 8 соединен с

1выхадсм блока 10 сравнения и через инвертор 11 — са вторым входом второго дополнительного логического эл мента И 9, а выход подключен ко вход установки единицы триггера 12, прямой выход которого является выходом устройства, а инверсный выход соеди нен с первым входпм четвертого логи ческого элемента И !3, в порой вход которого подключен к прямому выходу второго триггера 6, а третий вход соединен со вторым входом третьего логического элемента И 7 и с выходом опорного генератора 14. Выходы треть

ro и четвертого логических элементов И 7 и 13 подключены соответственно к управляющим входам кгпочей 1 и

2 и к счетным входам первого и второго счетчиков 15 и 16. Выходы ключей щв

1 и 2 через аналого-цифровые преобразователи 17 и 18 соединены соответственно с информационными входами первого и второго блоков 19 и 20 памяти, управляющие входы которых под-25 ключены соответственно к выходам счет чиков 15 и 16, а выходы соединены с первыми и вторыми входами блока

10 сра кения. Входы установки нуля блока 20 памяти и счетчика 16 подключены к выходу логического элемента ИЛИ 21, первый вход которого соединен с выходом второго дополнительного логического элемента И 9, а второй вход подключен к входам установки нуля дополнительногс триггера 12, блока 19 памяти, счетчика 15, триггеров 5 и 6, а также ко входу ждущего мультивибратора 22, выход которого подключен Ко второму входу первого логического элемента И 3, и выходу генератора 23 одиночного импульса.

Анализатор периодической последовательности сигналов работает следующим образом.

Анализируемая последовательность сигналов, например, прямоугольные импульсы (см. фиг. 2а), поступает so на входы ключей 1 и 2. На первые входы элементов И 3 и 4 поступают короткие импульсы (см. фиг. 2б) от источника тактовых импульсов, которые являются синфазными со входной анали- g5 зируемой последовательностью, а их частоты связаны соотношением

=2Т =2Т й, зь1х такт вх где Т вЂ” период входной последовательВА ности „- период тактовых импульсов.

Импульс с в ь;ход а ждущего мультивибратора 22 поступает на элемент И 3, разрешая прохождение тактовым импульсам на счетный вход триггера 5.

Согласна выбранной длительносши импульса с выхода ждущего мультивибратора 22 на триггер 5 поступают тольKQ ppR тактовых импульса (cM. фиг. 2д).

Первый кмпуль переводит триггер 5 B

/ единичное состояние см. фиг. 2e) .

Высокий уровень напряжения с прямого выхода триггера 5 гаступает на элемент И 7, разсешая прохождение импульсам с -,-.ûõîäà опорного генератора 14 через» элемент И 7 на управляющий вход ключа 1 и на счетный вход счетчика 15, Частота импульсов с опорного генератора 14 выбирается много больше частоты анализируемой последовательности. Первый импульс с выхода спсрнсга генератора 14 открывает ключ 1 и мгновенное значение амплитуды входной последовательности, преобразованное из аналоговой величины в цифровую аналога-цифро-:

1 вым преобразователем 17, поступает на информационный вход блока 19 памяти. Одновременна импульс с опорного генератора 14 поступает на счетный вход счетчкка 15. С выходов счетчика снимается двоичное число, соответствующее чкслу поступивших на счетчик импульсов. В данном случае единица. Двскчíî" "число с выходов счетчика 15 поступает на управляющие входы блока 19 памяти и мгновеН"

85598 ное значение амплитуды входной анализируемой последовательности записывается в первую ячейку блока 19 памяти. Второй импульс с опорного генератора 14 поступает на счетчик 15 и открывает ключ 1. Мгновенное значение входной анализируемой последовательности преобразуется в,цифровую величину аналого-цифровым преобразователем 17 и записывается во вторую, .ячейку блока 19 памяти согласно двоичному числу, поступающему на управляющие входы с выходов счетчика 15.

Таким образом, осуществляется последовательная дискретизация, преобразова- g ние и запись в блок 19 памяти N пери- одов входной анализируемой последовательности. С приходом второго тактового импульса (см. фиг. 2д) на триггер 5, триггер переходит в исходное щ состояние. Низким уровнем напряжения с прямого выхода триггера 5 (см. фиг. 2е) запрещается прохождение импульсов с опорного генератора 14 на выход элемента И 7, За интервал вре- 2s мени между двумя тактовыми импульсами см. фиг. 2д) в блок 19 памяти производится дискретная запись формы N периодов входной последовательности. При переходе триггера 5 из. единичного состояния в нулевое, триггер 6 переходит из нулевого сос тояния в единичное (см. фиг. 2ж), Высоким уровнем напряжения, поступающим с прямого выхода триггера 6 на вход элемента И !3, разрешается проход импульсам с опорного генератора 14 через элемент И 13 на управляющий вход ключа 2 и на счетный вход счетчика 16, 40

Аналогично с произведенной дискретизацией, преобразованием и записью предыдущих N периодов входной последовательности в блок 19 памяти, осуществляется запись последующих периодов в блок 20 памяти. Информация, записанная в блоке 20 памяти, сравнивается с информацией, записанной в блоке 19 памяти блоком

10 сравнения. Если за время анализа последующих Й периодов не произошло обоев во входной последовательности, т.е. информация в блоке 2g

1-амяти совпадает и информацией в блоке 19 памяти, то на выходе блока 10 сравнения устанавливается низкий уровень напряжения, поступающий на вход элемента И 8 и через

4 8 инвертор !1 — на вход элемента И 9.

Третий тактовый импульс, пройдя через элемент И 4, на втором входе которого установлен разрешающий высокий уровень напряжения от инверсного выхода триггера 5, поступает на элементы И 8 и 9. На выходе элемента И 8 устанавпивается высокий уровень напряжения, а на выходе элемента И 9 устанавливается низкий уровень напряжения, который пройдя через элемент ИЛИ 21 обнуляет счетчик 16 и блок 20 памяти. На входах элемента И. 13 сохраняются разрешающие уровни напряжения и импульсы с опорного генератора 14 поступают на ключ 2 и счетчик 16. Происходит дискретизация, преобразование и запись последующих N периодов входной последовательности в блок 20 памяти и сравнение информации, записанной в блоке 20 памяти, с ранее записанной информацией в блоке 19 памяти.

При возникновении искажений в анализируемой входной последовательности, форма сигнала, записанная в блок 20 памяти, не соответствует ранее записанной форме сигнала в блоке 19 памяти. Б этом случае на выходе блока 10 сравнения устанавливается высокий уровень напряжения, При поступлении очередного импульса через элемент И 4 на вход элементов И 8 и И 9, на выходе элемента И 9 устанавливается высокий уровень напряжения, а на выходе элемента

И 8 — низкий. Низким уровнем переводится в единичное состояние триггер 12, с инверсного выхода которого снимается низкий уровень напряжения, поступающий на вход элемента И 13 и запрещающий прохождение импульсам с опорного генератора 14 на вход элемента И 13. Высокий уровень напряжения с прямого выхода триггера 12 поступающий на выход устройства, является сигналом того, что во входной анализируемой последовательности появились искажения.

Таким образом, в блоке памяти 19 сохраняется информация а истинной форме сигнала, а в блоке 20 памяти сохраняется информация о искажениях, появляющихся во входном сигнале. При генерации очередного импульса от генератора 23 блоки 19 и 20 памяти обнуляются, и начинается новый про9 855984 цесс анализа входной последовательности до появления сбоев, которые буцут записаны н блок 20 памяти.

Наиболее эффективно использрвание предлагаемого анализатора при появлении редких сбоев, например, один

5 раз в 10-15 мин когда обнаружить

:сбои известными методами, например осциллографическим, невозможно. Кроме того, предлагаемый анализатор позволяет не только обнаружить, но и запомнить искажения в сигнале, вызванные сбоем. В дальнейшем записанную информацию можно извлечь из памяти и наблюдать, какие именно искажения произошли в сигнале. Знание вида искажений позволяет своевременно и точно обнаружить место появления сбоев и устранить причину возникновения искажений.

Формула изобретения

Анализатор периодической после- ° довательности сигналов, содержащий первый и второй счетчики, первый триггер, выход которого соединен со входом второго триггера, первый логический элемент И, первыи вход которого соединен с шиной тактовых импульсов, второй и третий логические элементы И, четвертый логический элемент И, выход которого соединен с входом второго счетчика, инвертор, логический элемент ИЛИ, отличающийся тем, что, с целью расшчрения функциональных возможностей устройства, в него введены дополнительные логические элементы И, дополнительный триггер, ждущий мультинибратор, генератор одиночного импульса, опорный генератор импульсов, аналого-цифровые преобразователи, блоки памяти, блок сравнения и ключи, входы которых соединены со входом устройства, первый вход второго логического элемента И. соединен с шиной тактовых импульсов, выход первого логического элемента

И подключен к счетному входу первого триггера, прямой выход которого соеди нен со входом третьего логического элемента И, а инверсный выход подключен ко второму входу второго логического элемента И, выход котороro подключен к первым входам двух дополнительных логических элементов

И,, второй вход первого дополнительного логического элемента И соединен с выходом блока сравнения, и через иннертар — со вторым входом второго дополнительного логического элемента И, а выход подключен ко входу установки единицы дополнительного триггера, прямой выход которого является выходом устройства, а инверсный выход соединен с первым входом четвертого логического элемента И, второй вход которого подключен к прямому выходу BTopoFo триггера, а третий вход — ко второму входу третьего логического элемента И и к выходу опорного генератора импульсов, выходы третьего и четвертога логических элементов И подключены соответственно к управляющим входам первого и второго ключей, выход третьего логического элемента

И соединен с входом первого счетчика, а выходы первого и второго ключей через аналого-цифровые преобразователи соединены соответственно с информационными входами первого и второго блоков памяти, управляющие входы которых подключены соответственна к ньгходам первого и второго счетчиков, а выходы соединены с первой и второй группами входов блока сравнения, причем входы установки нуля второго блока памяти и второго счетчика подключены к выходу логического элемента ИЛИ, первый вход которого = îå,äèíåí с выходом второго дополнительного логического элемента И, а второй вход — co входами установки нуля дополнительного триггера, первого блока памяти, первого счетчика, первого и второго триггеров, а также с выходом генератора одиноч ного импульса и входом ждущего мультивибратора, выход которого подклю чен ко второму входу первого логического элемента И.

Источники информации, принятые на внимание при экспертизе

1. Авторское свидетельство СССР

М- 472447, кл. Н 03 К 5/20, 1974.

2. Авторское свидетельство СССР

1= 544121, кл. Н 03 К 5/20, 19754 (прототип).

8Ыо84

Составитель Н.Чистяков

Техред М.Кошту а Корректор М. Коста

Редактор И.Касарда

5 Тирам Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 696

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4