Устройство синхронизации с дискретным управлением

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ИПЛЬСТВУ

Сеоз Советскнк

Сецнвлнстнческна

Респубинк нв856028 (&1) Дополнительное к авт.свид-ву в 758547 (22) Заявлено 181278 (2t) 2697643/18-09 (53)М. Ил.з с присоединением заявки ¹

Н 04 Ь 7/02

Госуяаретвевимй комитет

СССР по яеави язобретеиий я откРытия (23) Приоритет

Опубликовано 1508.81. Бюллетень В 30

Дата опубликования описания 150881(53) УДК 621.394 662 (088.8) (72) Автор изобретения

Б.Г. Захарченко (71) Заявитель (51) УСТРОЙСТВО СИНХРОНИЗАЦИИ С ДИСКРЕТНЫМ

УПРАВЛЕНИЕМ

Изобретение относится к технике .передачи сообщений дискретными сигналами и может использоваться в системах передачи кодограмм н.команд телеуправления, в частности по коротковолновым радиоканалам.

Известно устройство синхронизации с дискретным управлением, содеркащее селектор Фронтов импульсов, дискриминатор ложной синхронизации, Фазовый дискриминатор, у"редняющий блок, делитель частоты, задающий генератор, три элемента ИЛИ и ключ (1).

Однако данное устройство имеет недостаточную точность синхронизации °

По основному авт. св. 9 758547 известно устройство синхронизации с дискретным управлением, содержащее селектор Фронтов импульсов, вы- 2О ход которого подключен к входам дискриминатора ложной синхронизации и фазового дискриминатора, выходы которого через усредняющий блок подключены к одному из входов делителя частоты, к другому входу которого подключен выход задающего генератора, а выход делителя частоты подключен к управляющим входам фазового дискриминатора и дискриминатора ложной сии- З0 хронизации,содержащее также три элемента ИЛИ и ключ,при этом выходы Фазоного дискриминатора через первый элемент ИЛИ подключены к одному из вкодов ключа,к другому входу которого подключен выход дискриминатора ложной синхрониэацин,а выход ключа подключен к дополнительному входу делителя частоты через второй элемент, ИЛИ,к второму входу которого подключен второй выход усредняющего блока, первый и второй выходы которого через третий элемент ИЛИ подключены к входу Запрет ключа. Для повышения точности синхронизации в устройство введены дешифратор и блок задержки, причем дополнительный выход делителя частоты подключен к входу дешифратора, включенного между выходом делителя частоты и управляющим входом дискриминатора ложной синхронизации, выход„ которого через блок задержки подключен к другому входу ключа, вход которого соединен с другим входом блока задержки (2).

Однако у этого устройства большое время вхождения в синхроиизм .

Цель изобретения — сокращение времени вхождения в синхронизм.

3 856028 4

Для достижения поставленной цели

s устройство синхронизации с дискретным управлением, содержащее селектор фронтов импульсов, выход которого подключен к входам дискриминатора ложной синхронизации и фазового дискриминатора, выходы которого через усредняющий блок подключены к одному из входов делителя частоты, к другому входу которого подключен выход задающего генератора, а выход делителя частоты подключен к управляющим входам фазового дискриминатора и дискриминатора ложной синхронизации, содержащее также три элемента ИЛИ и ключ, при этом выходы фазового дискриминатора через первый элемент HJIH подклю- 5 чены к одному из входов ключа, к другому входу которого подключен выход дискриминатора ложной синхронизации, а выход ключа подключей к дополнитель. ному входу делителя частоты через 2() второй элемент ИЛИ, к второму входу которого подключен второй выход усредняющего блока, первый и второй выходы которого через третий элемент

ИЛИ подключены к входу Запрет 25 кляча, содержащее также дешифратор и блок задержки, причем дополнительный выход делителя частоты подключен к входу дешифратора, включенного между выходом делителя частоты и управляющим входом дискриминатора ложной синхронизации, выход которого через блок задержки подключен к другому входу ключа, вход которого соединен с другим входом блока задержки, введен счетчик импульсов, входы которого соответственно соединены с выходом блока задержки и выходом первого элемента ИЛИ, а выход счетчика импульсов подключен к дополнительному входу третьего элемента ИЛИ. 40

На чертеже изображена структурная электрическая схема устройства синхронизации с дискретным управлением.

Устройство содержит селектор 1 45 фронтон импульсов, задающий генератор 2, делитель 3 частоты, фазовый дискриминатор 4, усредняющий блок 5, первый элемент ИЛИ б, второй элемент

ИЛИ 7, третий элемент ИЛИ 8, дешифратор 9, дискриминатор 10 ложной ,синхронизации, блок 11 задержки, ключ

12 и счетчик 13 импульсов.

Устройство работает следующим образом.

Во время приема информации сигналы, соответствующие значащим момен-, там, с выхода селектора 1 фронтон импульсов поступают на фазовый дискриминатор 4 и дискриминатор 10 ложной синхронизации. При отсутствии ложной Щ синхронизации фазовый дискриминатор

4 определяет знак рассогласования фазы, н зависимости от которого выдает импульсы добавления, либо вычитания на усредняющий блок 5. Сигналы на выходе усредняющего блока 5 появляются только в том случае, если количество импульсов добавления (вычита. ния), .поступающих с выхода фазового дискриминатора 4, устойчиво преобладает над количеством импульсов вычитания (добавления) в течение периода усреднения. Емкость усредняющего блока 5 для сеансной связи по КВ-радиоканалам выбирается исходя от ожидаемой величины дробления прийймаемой посылки î (при заданном соотношении сигнал/помеха) и лежит в пределах 2-3. Сигнал с выхода усредняющего блока 5 поступает иа делитель 3 частоты, изменяя,фазу тактовых импульсов.

При возникновении ложной синхронизации (вероятность такого события достаточно велика при сеансной связи по КВ-радиоканалам и зависит от ожидаемой величины преобладания Р лож ewe и — где 1 - абсолютная величина

То и преобладания, а также зависит от частоты сеансной связй) дискриминатор

10 ложной синхронизации через время, определяемое блоком 11. задержки, выдает одновременно управляющий сигнал на ключ 12 и на разрешающий вход счетчика 13 импульсон. Ключ 12 открывается, и импульсы добавления и вычитания, поочередно поступающие с выходов фазового дискриминатора 4, а также импульсы с выхода задающего генератора 2 (частота следования равна К) через первый элемент 6 ИЛИ, открытий ключ 12 и нторой элемент 7

ИЛИ поступают на дополнительный нход делителя 3 частоты и одновременно зти импульсы поступают на считывающий вход счетчика 13 импульсов, который начинает их подсчет.

При этом в силу поочередного поступления импульсов добавления и вычитания с обоих выходов фазового дискриминатора 4 усредняющий блок 5 не выдает управляющих сигналоз на делитель 3 частоты, и фаза тактовых импульсов изменяется только сигналами, поступающими с выхода ключа 12.

Время вхождения Ъ синхронизм, т.е. скорость вывода системы из зоны ложной синхронизации, определяется количеством управляющих сигналов, поступающих с выхода задающего генератора 2 и с выхода фазового дискриI минатора 4. Так как с момента открытия ключа 12, т.е. с момента возникновения ложной синхронизации, становится известно, что фаза тактовых импульсов отстает (опережает) на угол Чо-- С )2, то ключ 12 должен открываться на время Т „ < — . Это нремя

ОТК определяет счетчик 13 импульсов со взаимным сбросом (К/2-2) разряда, где К/2 — количество импульсов, необ856028 Формула изобретения

ВНИИПИ 3 аказ 696 7/87 Тирам 698 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 ходимое для смещения фазы тактовых импульсов на Фо=, 2 - ожидаемое количество дополнительных импульсов, выдаваемых фазовым дискриминатором 4

sa время Тотк ключа 5

Счетчик 13 импульсов по истечении времени подсчета (K/2 - 2) импульсов выдает управляющий сигнал через третий элемент ИЛИ 8 иа вход Запрет клрча 12 и на вход блока 11 задержки. о

Ключ 12 закрывается, ранее накопленная информация о состоянии ложной синхронизации в блоке 11 задержки стирается, а счетчик 13 импульсов возвращается в исходное состояние.

Дальнейшая корректировка фазы и последующее удержание ее в состоянии

;йормальной синхронизации осуществляется управляющими сигналами с выхода усредняющего блока 5 °

По сравнению с устройством-прото- 20 типом в предлагаемом устройстве синхронизации с дискретным управлением скорость вывода из зоны ложной синхронизации не зависит от частоты управляющих сигналовg поступающих с выхо- g5 да фазового дискриминатора 4. При ,равных условиях, например. при К=32 и

m=1 . в первом случае для вывода иэ состояния ложной синхронизации необходимо ключ 12 открывать на время З 8 Ъ а во втором Р" в, ):о г т.е. выигрыш составляет раз.

Использование предлагаемого изобретения позволяет .повысить скорость вывода системы из зоны ложной синхронизации, т.е. сократить время вхождения в синхрониэм, что особенно важно прн передаче приеме) сеавсной связи по КВ-радиоканалам. устройство синхронизации с дискретным управлением по авт. св. 9 758547, отличающеес ятем, что, с целью сокращения времени вхождения в синхронизм, введен счетчик импульсов, входы которого соответственно соединены с выходом блока задержки и выходом первого элемента„ИЛИ,а выход счетчика импульсов подключен к дополнительному входу третьего элемента ИЛИ.

Источники инфЬрмацни,,принятые во внимание при экспертиза

1, Авторское свидетельство СССР

9 562936, кл. Н 04 L 7/02, 1974 °

2. Авторское свидетельство СССР

Р 758547,. кл. Н 04 Ь 7/02 05.04.7& (прототип).