Многоканальный анализатор логических состояний

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОУСКОМУ СВИ ЕТЕЛЬСТВУ

Союз Соаетскнх

Соцналкстическни

Респубинк

<1>85821О (61) Дополнительное к авт. сеид-еу— (22) Заявлено 201078 (21) 2677031/18-24 с присоединением заявки ¹â€” (23) Приоритет— р1)м. к,.з

Н 03 К 21/34

Государственный комнтет

СССР но делам нзобретеннй н открытнй

Опубликовано 2308В1.Бюллетень 89 31 (53) УДК 621.398.9 (088. 8) Дата опубликования описания 230881 (72) Авторы изобретения

Ю. A. Банников, Ю. Л. Бурцев, Ю. Л. Нуров, В. В. Черенков, Ю. И. Шустов и П. A. Лугевцов. )

1!

<

I (71) За яв и тель (54 ) МНОГОКАНАЛЬНЫЙ АНАЛИЗАТОР ЛОГИЧЕСКИХ СОСТОЯНИЙ

Изобретение относится к вычислительной технике и может быть использовано в устройствах обработки дискретной информации.

Известен анализатор логических состояний, содержащий счетчик, запоминающее устройство и устройство индикации (1).

Недостатком этогр.анализатора логических состояний является низкая достоверность обнаружения отказа проверяемой логической схемы.

Наиболее близким техническим реше" вием к предлагаемому является анализатор логических состояний, содержащий сдвиговый регистр, состоящий иэ цепочки последовательно соединенных триггеров, и сумматор по модулю

p).

Недостатком известного анализатора логических состояний является большое время локализации неисправностей цифровых устройств.

Цель изобретения — уменьшение времени локализации неисправности многоканальным анализатором логических состояний.

Поставленная цель достигается тем, что в многоканальный анализатор логи-. ческих состояний, содержащий и-триггеров, тактовые входы которых подключены к шине тактовых импульсов, сум-. матор по модулю два, выход которого соединен с информационным входом пер,вого триггера, один из входов сумматора по модулю два подключен к вход" ной шине, а другие входы сумматора по модулю два подключены к единичным выходам соответствующих триггеров, в том числе и последнего, дополнительно введены (и-1) элементов ИСКЛЮЧАЮЦ(ЕЖ

ИЛИ и (и -1) входных шин, причем первый вход каждого элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ подключен к соответствующей вход15 ной шине, единичный выход каждого иэ триггеров, крсэа последнего, подключен к второму входу соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ выход каждого из которых соединен с информа20 ционным входом последующего триггера.

На чертеже представлена функциональная схема многоканального анализатора логических состояний.

Многоканальный анализатор логичес25 ких состояний содержит триггеры 1-1-:

1- п, сумматор но модулю два 2 (подключенный к выходам соответствующих триггеров 1-1-:1- и по способу полиноминальной кодовой регистрации), эле30 менты ИСКЛЮЧАЮЩЕЕ ИЛИ 3-1-3-(n-1), 858210 входные шины 4-1- .4- и и шину тактовых импульсов 5.

Многоканальный анализатор логических состояний работает следующим образом.

Информация, поступающая на вход каждого триггера, является результатом суммирования по модулю два иссле,цуемой информации на входных шинах

4-1-4- п и информации, снимаемой с предыдущего триггера. В частном случае, когда на входных шинах 4-1-;4- и входная информация отсутствует (уровень логического "0"), информация, содержащаяся в триггерах 1-1-1-п, перемещается на один разряд вправо с приходом каждого тактового импульса, при этом устройство работает как генератор псевдослучайной двоичной последовательности.

Перед началом работы входные шины

4-1-4 †анализатора подключаются к выходным шинам проверяемого цифрового устройства (неиспользуемые вход-, ные шины, если они имеются, подключаются к шине логического "0") . Шина тактовых импульсов 5 подключается к выходу источника тактовых импульсов проверяемого устройства. Триггеры

1-1- 1- и устройства устанавливаются в исходное, например нулевое, состояние, затем на входные шины проверяемого цифрового устройства подается совокупность тестовых последовательностей. Тактовые импульсы проверяемого цифрового устройства управляют работой анализатора и обеспечивают прием информации с выходных шин контролируемого блока.

По окончании цикла проверки на триггерах 1-1-1- и содержится некоторое число, отражающее содержание выходной информации проверяемого устройства. Суждение о правильности работы проверяемого устройства может быть вынесено путем сравнения этого числа с контрольным числом (сигнатурой), полученным ранее, например, при проверке заведомо исправного такого

>ze устройства.

Содержимое триггера может быть выведено на индикацию для визуального контроля или на цифровой компаратор для автоматизации процесса отбраковки неисправных изделий.

Вероятность обнаружения ошибки данных анализатором зависит от числа триггеров и не может быть менее величины

P (1"2 ) ° 100%, роятность обнаруже сло триггеров. я 1б-и триггеров в я ошибки составляе ование в предлагае огических состояни логических элемент включенных указа воляет производить информации, одновре ескольких выходов ового устройства, атить время контро и и упростить проц правности в цифровь

Формула изобретения

5 где P — ве ния ошибки. n — чи

У

Так, дл ероятность обнаружени т 99,998%.

Использ мом анализаторе л и дополнительных ов ИСКЛЮЧАЮЩЕЕ ИЛИ иным образом, поз анализ выходной менно снимаемой с н прове ря15 емого цифр и за счет этого сокр ля работоспособност едуру поиска неис тх устройствах.

20, I

Многоканальный анализатор логических состояний, содержащий п-триггеров, тактовые входы которых подключены к шине тактовых импульсов, сумматор по модулю два, выход которого соединен с информационным входом первого триггера, один иэ входов сумматора по модулю два подключен к входной шине, а другие входы сумматора по модулю два

30 подключены к единичным выходам соответствующих триггеров, в том числе и последнего, отличающийся тем, что, с целью уменьшения времени локализации неисправности, в него до3$ полнительно введены (п-1} элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ и (и-1) входных шин, причем первый вход каждого элемента

ИСКЛЮЧА!ОЩЕЕ ИЛИ подключен к соответствующей входной шине, единичный выход каждого из триггеров, кроме последнего, подключен ко второму входу соответствующего элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ, выход каждого иэ которых соединен с информационным входом последукшего триггера. фф Источники информации, принятые во внимание при экспертизе

1. Патент США 9 3919637, кл. G 01 В 15/12, опублик. 1975.

2 ° Гордон и др.. Локализация неис$O правностей в микропроцессорных системах при помощи .шестнадцатиричных ключевых кодов. — "Электроника", 1977, 9 5, с. 27, рис. 2 (прототип) .