Устройство для обслуживания запросов

 

K. И. Диденко, В. Г. Солодовников, $ В ..Топорков,.

К. М. Усенко и Н. В. Чернец

Е

Специальное конструкторское бюро с фтем,автоматического супоавления (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОБСЛУЖИВАНИЯ ЗАПРОСОВ

Изобретение относится к вычисли.тельной технике и может найти применение в системах, использующих изменяемую дисциплину обслуживания.

Известно устройство, содержащее узлы анализа состояния канала, триггеры запросов )I ), Недостатком такого устройства является большой объем оборудования.

Наиболее близким по технической сущности и достигаемому результату

36 к предлагаемому является устройство, содержащее регистр адреса, регистр прерываний, элементы И, дешифра тор (21.

Недостатком такого устройства является большой объем оборудования.

Цель изобретения -- сокращение объема оборудования.

Поставленная цель достигается тем, 20 что в устройство для обслуживания запросов, содержащее регистр адреса, регистр прерываний, элемент И, причем группа входов регистра адреса соединена с группой входов начального уровня прерывания устройства, введены блок приоритетов, дешифратор прерываний, дешифратор адреса, причем группа выхо-. дов регистра адреса соединена с группой входов дешифратора адреса, группавыходов дешифратора адреса соединена с первой группой входов блока приоритетов, вторая группа входов блока приоритетов соединена с группой запросных входов устройства, управляющий вход блока приоритетов соединен с запрещающим входом устройства, первый вход элемента И соединен с первым уп" равляющим выходом блока лриоритетов, второй вход элемента И соединен с синхронизирующим входом устройства, второй управляющий выход блока приоры" тетов соединен с блокирующим выходом устройства, групда выходов дешифратора приоритетов соединена с группой информационных выходов устройства, группа информационных выходов блока приоритетов соединена с группой ин3 86428 формационных входов регистра прерыва-: ний а

Блок приоритетов содержит группу элементов ИЛИ, группу элементов И и шифратор, причем первый вход каждого элемента И группы соединен с соответствующим входом второй группы входов блока, второй вход каждого элемента И группы соединен с выходом соответствующего элемента ИЛИ группы, пер- >о вый вход первого элемента соединен с управляющим входом блока, второй вход первого элемента ИЛИ группы соединен с соответствующим входом, первой груп,пы входов блока, первый вход йторого

:и последующих элементов ИЛИ группы

1соединен с выходом соответствующего элемента И группы, второй вход второго и последующих элементов ИЛИ группы соединен с выходом предыдущего элемента ИЛИ группы, третий вход второ 20

ro и последующих элементов ИЛИ группы соединен с соответструющим входом второй группы входов блока, выход каждого элемента И группы соединен с соответствукщим входом шифратора, 25 группа выходов дешифратора соединена с группой информационных выходов блока, первый выход шифратора соединен с первым управляющим выходом Цлока, второй выход шифратора соединен со вторым управляющим выходом блока, выход последнего элемента ИЛИ группы соединен с соответствующим входо шифратора.

8 4

На входы 7-9 блока приоритета подается двоичный код начального уровня прерывания, который записывается в регистр 1. Двоичный код, занесенный в регистр 1 преобразуется дешифратором 2 в единичный код и подается на первую группу входов 46-52 блока приоритетов. На вторую группу входов блока приоритетов поступают запросы от внешних устройств с группы запросных входов 10-16.

Единичный код начального уровня прерывания подается на входы 46"52, связанные соответственно со входами группы элементов ИЛИ 27-33. На выходах элементов ИЛИ 27-33 формируются сигналы запрета, которые поступают на запрещающие входы группы элементов, И 34-40. Если логическая единица, присутствует на входе 48 блока приоритетов, что соответствует двоичному коду 111 в регистре адреса, то на вы ходе элемента ИЛИ 27 установится сигнал запрета, который непосредственно запретит элемент И 35, а через. элементы ИЛИ 28-33 запретит соответственно элементы 34-40.

Таким образом, код 111 в регистре адреса полностью запирает блок приоритетов. Легко показать, что наличие логической единицы на любом из входов 49-54 запрещает соответствующий элемент И 35-40 и все последующие.

На фиг. 1 изображена структурная схема устройства; на фиг. 2 — схема блока приоритетов.

Устройство содержит регистр 1 адреса дешифратор 2 адреса, блок 3 приоритетов, элемент И 4, регистр 5 прерываний, дешифратор 6 прерываний, входы 1-9 начального уровня прерывания, группа запросных входов )0-16 устройства, группа информационных вхо- 45 дов устройства 17-23, синхронизирующий вход 24 устройства, блокирующий выход 25 устройства, запрещающий вход 26 устройства, группа элементов ИЛИ 27-33 блока приоритетов, груп- s0 па элементов И 34-40 блока приоритетов, шифратор 41 блока приоритетов, информационные выходы 42-44 блока приоритетов, первый управляющий выход 45 блока приоритетов, первая группа входов 46-52 блока приоритетов.

Устройство работает следующим образом.

При коде 000 в регистре адреса, блок приоритетов полностью разрешен и обрабатывает все входные запросы.

Запросы от внешних устройств поступают на входы 10-16. Если на входы устройства поступают одновременно несколько запросов, то код на выходах блока 3 соответствует тому сигналу запроса, приоритет которого выше. Приоритетность сигналов определяется номерами входов, к которым они подключаются. Так запрос, поступающий на вход )6, имеет низший приоритет, а на вход 10 — высший. Запрос от внешнего устройства поступает на вход одного из элементов И 34-40. Если на втором входе данного элемента запрет отсутствует, то Hà его выходе формируется сигнал, который поступает на вход интегратора 41. Одновременно сигнал с выхода открытого. элемента И поступает на все последующие элементы ИЛИ, запрещающие все элементы И менее приоритетных входов.

5 86428

Выходы всех элементов И поступают на входы шифратора 41. Так как на выходах элементов 34-40 в любой момент времени может присутствовать только один разрешающий сигнал, то на входе шифратора 41 присутствует единичный код, который преобразуется в трехразрядный нормальный двоичный код, поступающий на выходы 42-44. Вход 26 идентичен сигналу запрета прерывания 10 высшего уровня и запрещает все элементы И 34-40. При отличном значении от нуля кода на шинах 42-44 на выходе 45 формируется управляющий выходной сигнал блока 3. На выходе 25 сигнал блокировки устанавливается в случае, если на любом из входов 10-16 установится сигнал запроса или иа входах 46-52 присутствует отличный от нуля код начального уровня прерывания, Работа приоритета синхроиизируется сигналом, который поступает на вход 24 °

Сигнал вырабатывается в конце каждого цикла связи. Прн наличии разрешения на управляющем выходе 45 и сигнала на входе 24 включается эле мент И 4 ° Занесение кода с выхода 42-; 44 блока 3 в регистр 5 производится по заднему фронту сигнала на выходе элемента И 4. Дешифратор 6 преобразует,:двоичный код, содержащийся в регистре 5, в единичный код, поступающий на выходы 17-23.

Приведенное устройство приоритета может воспринимать до семи сигналов запросов. При необходимости увеличить количество входов-выходов возможно применение двух и более данных устройств, соединенных последовательно.

С этой целью в устройстве предусмотрены запрещающий вход 26 и блокирующий выход 25.

Для последовательного соединения устройств приоритета блокирующий выход первого устройства необходимо соединить с запрещающим входом второго .,устройства.Запрашивакпцие входы первого устройства имеют более высокий приоритет по сравнению со вторым устройством. Любой запрос, поступающий в первое устройство, запрещает не только запросы низшего уровня данного устройства, а и второе устройство.

Формула изобретения

2. Устройство для обслуживания запросов, содержащее регистр адреса, регистр прерыванйй, элемент И, причем группа входов регистра адреса со20 единена с группой входов начального уровня прерывания устройства, о т— л и ч а ю щ е е с я тем, что, с целью сокращения объема оборудования, устройство содержит блок приоритетов, 25 дешифратор прерываний, дешифратор адреса, причем группа выходов регистра адреса соединена с группой входов де шифратора адреса, группа выходов дешифратора адреса соединена с первой группой входов блока приоритетов, вто30 рая группа входов блока приоритетов соединена с группой запросных входов устройства, управляющий вход блока приоритетов соединен с запрещающим входом устройства, первый вход эле" мента И соединен с первым управляющим выходом блока приоритетов, второй вход элемента И соединен с синхронизирующим входом устройства, второй управляющий выход блока приоритетов

40 соединен с блокирукицим выходом устройства, группа выходов дешифратора приоритетов соединена с группой информационных выходов устройства, группа информационных выходов блока приоритетов соединена с.группой информа" ционных входов регистра прерываний.

2. Устройство по.п. 1, о т л и— ч а ю щ е е с я тем, что блок приоритетов содержит группу элементов

ИЛИ., группу элементов И и шифратор, причем первый вход каждого элемента И группы соединен с соответствующим входом второй группы входов блока, второй вход каждого элемента И

55 группы соединен с выходом соответствующего элемента ИЛИ группы, первый выход первого элемента ИЛИ группы соединен с управляющим входом блока, Таким образом, данное техническое решение позволяет организовать наращивание количества входов-выходов устройства приоритета блочным способом.

8 6

Так как регистры адреса всех соединенных последовательно устройств приоритета программно доступны, то обеспечены широкие возможности блокировки и разрешения запросов во время функционирования устройства.

Применение шифратора для кодовой свертки сигналов позволяет значительно сократить расход оборудования за счет уменьшения разрядности регистра прерывания. ч

7 864288 8 второй вход первого элемента ИЛИ груп- ра соединена с группой информационных пы соединен с соответствующим входом выходов блока, первый выход шифратора первой группы входов блока, первый соединен с первьм управляющим выходом вход второго и последующих элемен- блока, второй выход шифратора соединен тов ИЛИ группы соединен с выходом со- g со вторым управляющим выходом блока, ответствующего элемента И группы, вто- выход последнего элемента ИЛИ группы рой вход второго и последующих эле- соединен с соответствующим входом шифментов ИЛИ группы соединен с выходом ратора. предыдущего элемента ИЛИ группы, тре- Источники информации, тий вход второго и последующих эле- tO принятые во внимание при экспертизе ментов ИЛИ группы соединен с соответ- 1. Авторское свидетельство СССР ствуюшим входом второй группы входов 11 634279, кл, G06 F 9/18, 19?8. блока, выход каждого элемента И груп- 2. Авторское свидетельство СССР пы соединен с соответствукнцим входом 9 600558, кл. G06 F 9/18, J978 шифратора, группа выходов дешиф1.ато- д (прототип), 864288

Составитель М. Кудряшев

Редактор М. Хома Техреду З.Фанта Корректор В. Бутяга

Закаэ 7794/72 Тирик 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий1!3035 Москва Ж-3$ Ра ская наб. . 4/5 л. r P r 6

Филиал IIIIII "Патент, r. Ужгород, ул. Проектная, 4

Устройство для обслуживания запросов Устройство для обслуживания запросов Устройство для обслуживания запросов Устройство для обслуживания запросов Устройство для обслуживания запросов 

 

Похожие патенты:

Изобретение относится к области вычислительной техники и автоматического контроля и может быть использовано в устройствах прерывания программ, управления потоками данных и формирования исполнительного адреса банков данных в логических процессорах

Изобретение относится к вычислительной технике и используется в автоматических системах управления технологическими процессами

Изобретение относится к вычислительной технике

Изобретение относится к системе и способу для обеспечения возможности исполнения кода режима управления системой (SMM) во время защищенной работы в микропроцессорной системе

Изобретение относится к области вычислительной техники, в частности к системам прерывания ЭВМ

Изобретение относится к вычислительной технике, а именно к процессорам, предназначенным для работы в многозадачном режиме и содержащим аппаратные средства для автоматического переключения контекста задач и процедур

Изобретение относится к области вычислительной техники, а именно к микропроцессорам и микроконтроллерам

Изобретение относится к вычислительной технике
Наверх