Устройство для шифрации крайней единицы в -разрядном двоичном коде

 

ОП ИСАНИВ

ИЗОБРЕТЕНИЯ

:К АВТ©У@КОМУ СВИДВТВЛЬСТВУ

С еез Севатсиих

Социалистических

Раснублни

Ii»864289 (S l ) Дополнительное к авт. с вид-ву

{22)Заявлено 21 ° )2 79 (И) 285726б/18-24 (5I ) N. Кл.

G 06 Г 9/4б с присоединением заявки РВ

Ьвудврствеввеб1 квивтет

ФСТР ав явлен взебуетевкй и втевытвй (23) Приоритет (53) УДК 681. ,325 (088,8) Опубликовано 15.09 р 81- Бюллетень Фе 34

Дата опубликования описания 25.09.81

yt.C.ÁåëKîâ, E.À.ÁðàTàïüñêèé и В.А,Лндоговск и " " -"" : †:-: I Д в i (72) Автори изебретеиия (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ШИФРАЦИИ КРАЙНЕЙ ЕДИНИЦЫ

В и-РАЗРЯДНОМ ДВОИЧНОМ КОДЕ е

Изобретение относится к вычислительной технике, в частности к устройствам прерывания и приоритета, Известно устройство шифрации. крайней единицы а и-разрядном двоичном коде, содержааее п вхцдюпс, 109 и выходных ннн н леваческие Вели (1

Недостатком этого устройства является дпительное время формирования выходного кода, пропорциональное числу разрядов.п, тв

Наиболее близким техническим решением к предлагаемому является устройство шифрации крайней единицы в п-разрядною коде, содержащее и входных, log и выходных шин и узлы частич- б ной шифрации крайней единицы (2).

Недостатком такого устройства является большой объем оборудования.

Цель изобретения — уменьшение количества оборудования.

Поставленная цель достигается тем, что в устройство для шифрации крайней единицы в и-разрядном двоичном коде, 2 содержащее Il входных, 109 А выходных шин и первую группу узлов частичной шифрации, введены узел коммутации и вторая группа узлов частичной шифра ции, причем выходы первой группы узлов частичной шифрации соединены с соответствуюшими группами входов ушла . коммутации, а их дьполнитепьные ввисоды соединены с входами второй груптаа узлов частичкой шифрации выходы второй группы узлов частичной шифрацнее соединены с управляющими входами узла коммутации и с группой выходов устрой» ства для выдачи ставщих разрядов но да номера крайней единицы, выходы узла коммутации соединены с группой выходов устройства дпа выдачи кпадввхн ,разрядов кода камера крайней единицц, группа входов первой группы узлов час тичной жфрацни является группой, вхот. дов устройства.

Узап частичной шифрации содержит семь элементов ИЛИ,. два элемента

ИИЛ1 -НЕ, элемент ИЕ, причем выходы й

864289 4

Формула изобретения!

36

$$ первого и второго третьего и четвертого элементов ИЛИ соединены со входами соответственно пятого и шестого элементов ИЛИ, выходы которых сое-. динены с входами седьмого элемента

ИЛИ, выход пятого элемента ИЛИ соединен через элемент НЕ с первым выходом узла, выходы первого, второго .и третьего элементов ИЛИ соединены с входами первого элемента И-ИЛИ-НЕ выход . которого является вторым выходом узла, входы группы входов узла соединены с соответствующими входами

I первого второго, третьего и четвертого элементов ИЛИ и с входами второго элемента И-ИЛИ-НЕ, выход которого является третьим выходом узла, выход седьмого элемента ИЛИ является дополнительнцм вь1ходом узла, На фиг. изображена схема -устройстга для п 64; на фиг. 2 — узел частичной шифрации, Устройство содержит первую группу

I узлов частичной шифрации 1, узлы частичной шифрации первой группы 2-4, вторую группу узлов частичной шифрации

5, узел коммутации 6, группу входов

7 устройства, группу выходов 8 устройства.

Устройство работает следующим образом.

Шифрация крайней левой единицы заключается в том, что на выходе устройства формируется двоичный коч номера позиции крайней левой еднк - " содержащейся в заданном коде a0a...g

О 4" причем позиция разряда а имеет воо мер 000000, а позиция разряда а@,—

111111. Этот заданный код группами по

8 разрядов поступает на входы узлов

2-4, которые производят частичную шифрацию, т.е. формируют код крайней единицы в каждой группе. Этот код, вырабатываемый узлом частичной шифрации, на входе которого содержится крайняя единица. исходного кода, является младшими разрядами номера единицы устройства. Одновременно на дополнительном выходе в. формируется л признак наличия единицы в группе.

Эти сигналы поступают на соответствующий вход группы узлов 5» в котором производится шифрация крайней единицы в коде в в,5...в„, Код номера этой единицы выдается на группу выходов устройства 8 в качестве старших разрядоВ кода крайней единицы. Этот же .код одновременно поступает на управляющие входы узла 6. На информационные входы узла 6 подаются коды с выходов узлов 2-4, На выходы узла 6 коммутируется код с того узла 2-4, в котором содержится крайняя едини5 ца кода а а„. 1аеа63е КОД с ВыхОДОВ

О 9 узла 6 поступает на группу выходов

8 в качестве млад.я х разрядов кода крайней кдиницы. На этом работа устройства заканчивается.

Использование данного устройства позволяет значительно снизить аппаратурные затраты.

1. .Устройство для шифрации крайней единицы в -разрядном двоичном коде, содержащее первую группу узлов частичной шифрации, группа входов первой группы узлов частичной шифрации яв" ляется группой входов устройства ю о т л и ч а ю щ е е с я тем, что, с целью уменьшения количества аппаратуры при большой длине двоичного кода, Оно содержит узел коммутации и вторую группу узлов частичной шифрации, причем первые, вторые и третьи выходы всех узлов частичной шифрации первой группы соединены с соответствующими группами входов узла коммутации, а их дополнительные выходы соединены с соответствующими входами узлов частичной шифрации второй группы, группа выходов второй группы узлов частичной информации соединена с группой управляющих входов узла коммутации и с группой выходов устройства, группа выходов узла коммутации сое динена с группой выходов устройства, 2, Устройство по п. 1 о т л ич а ю щ е e c я тем, что узел частичной шифрации содержит семь элементов ИЛИ два элемента И ИЛИ-НЕ, элемент,НЕ, прйчем выходы первого и второго, третьего и четвертого элемен.тов ИЛИ соединены соответственно с входами пятого и шестого элементов

ИЛИ, выходы которых соединены с вхо дами седьмого. элемента ИЛИ выход. пятого элемента ИЛИ соединен через элемент НЕ с первым выходом узла, выходы первого, второго и третьего элементов ИЛИ соединены с входами первого элемента И-ИЛИ-HF., выход которого является вторым выходом узла, входы группы входов узла соединены с соответствующими входами первого, I второго, третьего и четвертого эле5 ментов ИЛИ и с.входами второго элемента И-ИЛИ-HE выход которого яв ляется третьим выходом узла, выход седьмого элемента ИЛИ является дополнительнчм выходом узла.

Источники информации, принятые во внимание при экспертизе

864289 6

1. Майоров,С,А. Новиков Г.И, Стра

Ф ° ° тура цифровых вычислительных мащин, "Машиностроение", 1970 с. 432"4l4, рис. ) ),3.

2, Авторское свидетельство СССР

Ф 503243 кл, G 06 F 9/38> )973 (прототип), 8б4289

СостаэнтелФ, Кудрцщев

Редаитор И.Хома Техред З.Фанта КорректоР В.Бутяга

Заказ 7794/72 Тираи748 йоцнисное

ВНИИПИ Государственного коицтета СССР ио дедам изобретений и ртщщтий

))3035, Носова> Щ- 35 Раушскан наб, д, 4/5

) Л

Филиал ППП "Патент r, Уигород ул, Проектная, 4

Устройство для шифрации крайней единицы в -разрядном двоичном коде Устройство для шифрации крайней единицы в -разрядном двоичном коде Устройство для шифрации крайней единицы в -разрядном двоичном коде Устройство для шифрации крайней единицы в -разрядном двоичном коде 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано для обработки сигналов, представленных в кодовой и широтно-импульсной формах

Изобретение относится к аналоговым вычислительным устройствам и может быть использовано для возведения значения сигнала в степень

Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре передачи данных по каналу с помехами

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических процедур суммирования позиционных аргументов [ni]f(2n) и [mi]f(2n )

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических процедур суммирования позиционных аргументов «-»[ni]f(2 ) и «+»[mi]f(2 ) с разными знаками

Изобретение относится к вычислительной технике и может быть использовано в системах контроля и управления в совокупности с арифметическими устройствами, которые реализуют различные арифметические процедуры над аргументами, имеющие позиционно-знаковую структуру аргументов аналоговых сигналов «±»[n i]f(-1\+1,0, +1) «дополнительный код», которая должна быть преобразована посредством функциональной структуры ЦАП в аналоговый сигнал управления «±»Ukf([mi ])
Наверх