Цифровой преобразователь параллельно-последовательного следящего уравновешивания

 

(7! ) Заявитель (54) ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОПОСЛЕДОВАТЕЛЬНОГО СЛЕДЯЩЕГО

УРАВНОВЕШИВАНИЯ

Изобретение относится к цифровой измерительной технике, и может быть использовано при измерении постоянных и медленно меняющихся напряжений.

Известен цифровой преобразователь параллельно-последовательного уравновешивания, в каждый разряд которого включен амплитудный анализатор, делитель напряжения и блок ввода поправок Q.g.

Недостатком этого преобразователя яв ляется низкая точность.

Известен также цифровой преобразова тель параллельно-последовательного урав новешивания, разряд которого содержит ам плитудный анализатор, делитель напраже1э ния, блок ввода поправок и вычитакицее устройство, при этом входная шина, через ключ соединена со входом первого амплитудного анализатора и через соответству ющее вычитаюшее устройство н ключ - с

20 последующим амплитудным анализатором очередного разряда, а выходы делителей напряжения через ключ соединены со вторым входом вычитшошего устройства, выход которого через ключ соединен с входом блока ввода поправок, выход последI него соединен со вторым входом делителя напряжения, первый же вход соединен с выходом амплитудного анализатора Г2 .

Недостатком известного преобразователя является низкая точность изб наличия ошибок, порядок которых соответст-» вует весу последующего разряда, а также дополнительных погрешностей, вносимых устройством определения полярности при подключении последнего на входе устройства. Так, при подаче на вход напряже ния 99,9 В, известное устройство не может внести в цифровой выход поправку и выдает на выходе не 99,9 В, а 100 В.

Бель изобретения - повышение точности.

Поставленная цель достигается тем, что в цифровой преобразователь параллельнопоследовательного следящего уравновешивания, содержащий входной блок, блок ввода поправок, а в каждом разряде ампли- тудный анализатор, соединенный выходом с управляющим входом делителя напряже

866487 ния в каждом разряде, кроме последнего введены блок определения полярности, первый вход которого соединен с шиной сброса, а во все разряды, кроме первого и последнего, введены первый и второй переключатели полярности, в первый и последний разряды введены, соответственно второй и первый переключатели полярности, при этом второй вход блока определения полярности подключен к выходу амплитудного анализатора последнего разряда и к первому входу последнего разряда блока ввода поправок, второй вход которого сое10 динен с выходом блока определения поляр» ности, входы каждого разряда блока ввода поправок, кроме последнего, подключены к выходам амплитудных анализаторов соответствующих разрядов, причем выход блока определения полярности соединен с управляющими входами всех переключателей

20 полярности каждого разряда, входы первых переключателей полярности каждого разряла подключены, соответственно, к входам и выходам декадных делителей напряплитудных анализаторов соответствующих рлзрядо», входы вторых переключателей полярности подключены к выходам соответствующих разрядов блока ввода поправок, а выходы соединены с третьими входами амплитудных анализаторов соответствующих разрядов, причем первые входы всех амплитудных анализаторов подключены к выходу входного блока.

Кроме этого, амплитудный анализатор выполнен на декадночувствительном электроннолучевом знаковом индикаторе (ЭЛЗИ), первые три входа которого подключены к соответствующим входам амплитудного анализатора, а знаковый выход соединен с входом блока усилителей, корректирующий выход ЭЛЗИ через блок корректировки соединен с третьим вхо дом ЭЛЗИ.

35

При этом блок определения полярности содержит два элемента И и два триггер, нулевые входы которых соединены с первым входом блока определения полярности а единичные входы, соответственно, подключены к выходам первого и второго элементов И,первые вкоды которых соединены со вторыми входами блока определения полярности, второй вход первого элемента И подключен к нулевому выходу второго триггера, а второй вход второго элемента И соединен с нулевым выходом первого триггера, единичные входы двух

55 женин своего и предшествующего: разрядов, 25 а выходы соединены с вторыми входами ам» триггеров подключены к выходам блока определения полярности.

При этом первый разряд блока ввода поправок содержит девятивходовый эле мент ИЛИ и трехвходовый элемент И,второй разряд содержит девятивходовый элемент ИЛИ, два трехвходовых элемента

ИЛИ и три двухвходовые элемента И, остальные разряды, кроме двух последних, содержат девятивходовый элемент ИЛИ, два трехвходовых элемента ИЛИ и четыре двухвходовых элемента И, предпоследний разряд содержит девятивходовый элемент

ИЛИ, двух и трехвходовый элемент ИЛИ и три двухвходовых элемента И, входы всех разрядов блока ввода поправок; кроме последнего, содержат шины знаков "1, 2", 3 " ... 9", при этом входы второго и всех последующих разрядов содержат шины положительной и отрицательной полярности текущего значения сигнала, а также, за исключением последнего разряда, содержат шины положительного и отрицательного превышение декадного интервала и шину знака 0, второй вход последнего разряда, содержит шины положительной и отрицательной полярности входного сигнала, входы девятивходовых элементов

ИЛИ каждого разряда подключены к соответствующим шипам знаков «1 - 9", в первом разряде выход девятивходового элемента ИЛИ соединен с первым входом трехвходового элемента И, выход которого подключен к выходу первого разряда, третий вход - к шине знака 0" второго разряда, второй вход трехвходового,элемента И первого разряда и вторые входы третьих двухвходовых элементов И последующих разрядов соответственно соедине ны с входом первого трехвходового элемента ИЛИ второго разряда и с выходами четвертых двухвходовых элементов И своего разряда за исключением предпоследнего разряда, в котором второй вход третьего элемента И подключен к выходам двухвходового элемента ИЛИ, первый и второй входы первого трехвходового элемента ИЛИ, каждого разряда, кро ме предпоследнего, соответственно соединены с выходами первого и второго элементов И своего разряда, а в предпоследнем разряде первый и второй входы двухвходового элемента ИЛИ соответственно подключены к выходам первого и второго элементов И своего разряда, первые входы которых соответственно соединены с шинами положительной н отрицательной полярности:текущего значения сигнала последнего разряда, вторые входы первходовые элементы И 2 1-27, двухвходовый элемент HllH 28, трехвходовые элементы ИЛИ 29, 30,,™мвухвходовые элементы И 31-З8 и трехвходовые элементы ИЛИ 39-42.

Е1ифровой преобразователь параллельно-последовательного следящего уровновешивания работает следующим образом.

При подаче сигнала Я на входной блок 1, выполненный на усилителе, сигнал с выхода последнего поступает на первые входы ЭЛЗИ 2 амплитудных анализаторов, которЫе имеют декадноизменяюшуюся чувствительность от разряда к разряду. При этом и -ый разряд имеет,максимальную чувствительность и поэтому на выходе

ЭЛЗИ 2 и блоке 4 усилителей появляется сигнал о полярности входного сигнала

Ug поступающий на первый вход блока 7

t определения полярности, где и происходит запоминание полярности входного сигнала, который также поступает на второй вход соответствующего разряда блока 8 ввода поправок. Одновременно с выхода блока усилителей, информационный сигнал о полярности входного сигнала Ug поступает на первый вход этого же разряда блока ввода поправок. Сигнал полярности входного сигнала Ом c ..выхода блока определения полярности также поступает на управляемые входы первого и второго переключателя полярности 6 и 7 всех разрядов, приводя их в соответствующее состояние с тем, чтобы осуществить обработку входного сигнала 0 соответственно его полярности.

Предположим, что входной сигнал 0 =

= 99,9 В, причем первая цифра этого входного сигнала 9» соответствует, например, второму разряду. Поскольку напряжение

Uó =99,9 В близко к 100 В, то сработа» ет ЭЛЗИ 2 первого разряда, и на выходе блока 4 усилителей этого разряда появляется сигнал на знаковой шине 1, который поступает на управляющий вход де» кадного делителя 5 напряжения (ДДН) этого разряда и на соответствукяпий раз» ряд блока 8 ввода поправок. Напряжение с выхода ДДН 5 первого разряда через

ДДН 5 последующих разрядов и через первые переключатели 6 полярности, поступает на второй вход ЭЛЗИ- 2 очередного разряда, где происходит вычитание из входного сигнала 0Х компенсирующего сигнала, снимаемого с выхода ДДН 5 первого разрщ а. В результате вычитания,окажется, что в ЭЛЗИ 2 второго и третьего разряда, результирующий сигнал равен нулю, а в последующем разряде он равен

5 806487 6 вого и второго элементов И, каждого разряда соответственно, подключены к шинам отрицательной и положительной полярности входного сигнала второго входа последнего разряда, выходы второго и последу юших разрядов блока ввода поправок, соединен с выходами вторых трехвходовых элементов ИЛИ соответствующих разрядов, первый и второй входы вторых трехвходовых элементов ИЛИ каждого разряда соответственно подключены к шинам отрицательного и положительного превышения декадного интервала своего разряда, а третий вход соединен с выходом третьего ,двухвходового элемента И своего разряда, первый вход которого подключен к выходу девятивходового элемента ИЛИ своего разряда, а второй вход соединен с третьим входом первого трехвходового элемента

ИЛИ и с выходом четвертого двухвходового элемента И своего разряда, за исключением предпоследнего разряда, в котором второй вход третьего двухвходового элемента И подключен ко второму входу четвертого двухвходового элемента И предшествующего paapgaa И к выходу двухвкодового элемента ИЛИ своеж разряда, первый и второй входы четвертых двухвходовых элементов И. каждого разряда соответственно соединены с шинами знаков "0" и с выходами первых трехвходовых элементов ИЛИ.

На фиг. 1 приведена структурная электрическая схема 11 -разрядного цифрового преобразователя параллельно-последовательного следящего уравновешивания, на

3S фиг. 2 — принципиальная электрическая схема блока определения полярности; на фиг. 3 - принципиальная электрическая схема блока ввода поправок.

Преобразователь содержит входной блок

1, амплитудный анализатор, выполненный на ЭЛЗИ 2, блока 3 корректировки и блока 4 усилителей, декадные делители 5 напряжения, переключатели 6 полярности, блок 7 определения полярности, второй вход которого соединен с шиной "Сброс", -разрядный блок 8 ввода поправок пв» реключатели 9 полярности.

Блок 7 определения полярности (фиг. 2)

50 содержит элементы И 10; 11 и триггеры

12 и 13.

Блок 8 ввода поправок (фиг. 3) содержит девятивходовые элементы ИЛИ 14, 15, 16, 17, 18, входы которых подключены к шинам знаков 1 - 9 соответстг r r r 5S вуюших разрядов, трехвходовый элемент

И 19, двухвходовые элементы И 20, 21, 22, трехвходовый элемент ИЛИ 23, двух»

866487 3 единице, но с противоположным знаком (99,9-100=-0,1). Это приводит к тому, то на первом входе последнего разряда блока 8 ввода поправок сигнал появляется на шине с противоположным информационным значением полярности результируюшего сигнала, что приводит к подаче сигнала исправления ошибки на все предыдущие разряды, начиная с первого сработавшего, в результате чего в первом разряде, ЭЛЗИ 2 зафиксирует знак "0" и удерживает его сигналом с выхода блока

3 корректировки, также как и в последуюших разрядах.

Информация во втором разряде зафиксируется и удерживается блоком 3 корректировки и соответствует знаку "9", так же как и в последующих разрядах. При этом, как только откорректируется информация предпоследнего разряда, на выходе последовательно соединенных ДД.Н 5 син теэируется сигнал, равный 99,0 В. В результате вычитания, в последнем разряде результат имеет тот же знак, что и знак входного сигнала, следовательно, на первом входе последнего разряда блока ввода поправок появится сигнал на одноименной по полярности шине, по сравнению с первым его входом, что приводит к отключению блока 8 ввода поправок

При отключении входного сигнала U от входного блока и подаче импульса на вход Сброс", выходная информация в цифровом преобразователе сбрасывается.

Работа блока определения полярности (фиг. 2) заключается в следующем.

При подаче сигнала с выхода блока 4 усилителей на первый вход элемента И 10 и, учитывая, что триггеры в исходном положении находятся в нулевом состоянии, срабатывает триггер 13, и на его единичном выходе появится сигнал и тогда, когда на первом входе элемента И 11 появится сигнал противоположной полярности.

Блок определения полярности находится в таком состоянии до тех пор, пока на шину "Сброс не подадут сигнал, после чего он вновь готов к работе.

Работа бйока ввода поправок (фиг. 3) заключается в следующем.

Предположим, что на вход цифрового преобразователя подан сигнал 99,99 В и он, с учетом погрешности, зафиксирует информацию 100 В. В этом, случае на входе первого разряда блока ввода поправок появится сигнал, который по знаковой шине 1 через девятивходовый элемент

ИЛИ 14 поступает на третий вход трехвхо дового элемента И 19. На первом входе

В результате последовательных опера» ций в трех разрядах цифровой преобразователь зарегистрирует информацию 99,9 В.

Разность входного сигнала; синтезированйого в цифровом преобразователе, в пятом разряде сигнала появится на знаковой шине 9", что приведет к появлению этого же элемента И 19 также есть сигнал, поскольку он подключен к знаковой шине "0" входа второго разряда. На входе третьего и четвертого разряда, сигнал появится на знаковых шинах,"0, что приводит к появлению сигнала на вторых входах элементов И 24, 25. На входе пятого разряда, информационный сигнал появится на знаковой шине "1 ", посколькущй 100,00 В + 99,99 В = -00,01 В. Ос- таток -00,01 показывает номер знаковой шины, а знак говорит о том, что по лярность текущего значения действующего сигнала в данном разряде противоположна полярности входного сигнала. Такое распределение полярностей приводит к тому, что на двух входах шестого разряда,сигнал появится на противоположных по фазе шинах, положительной и отрицательной.

Это приведет к срабатыванию первого двухвходового элемента И ЗЗ и сигнал с его выхода через первый трехвходовый элемент ИЛИ 30, четвертый двухвходовой элементы И 25, первый трехвходовый элемент ИЛИ 29, четвертый двухвходовый элемент И 24 и первый трехвходовой элемент ИЛИ 23 поступает на второй вход трехвходового элемента И 19 и на его выход, следовательно, на выходе первого разряда появляется сигнал корректировки, который вводит поправку на одну эначаюшую единицу в первый разряд цифрового преобразователя. В результате, на входе первого разряда И иа выходе элемента И 19 сигнал исчезает. Поданный

35 сигнал Ок =99,99 В превышает декадный интервал второго разряда на 9,99 В, что приводят к тому, что на входе второго разряда появляется сигнал и по знаковой

40 шине превышения декадного интервала, +Х" он поступает через второй трехвходовый элемент ИЛИ 39 на вйход второго разряда, при этом информация s цифровом преобразователе данного разряда изеня. ется иа единицу, т.е. фиксируется знак

45»9»

Аналогичным образом цо шине превышения декадного интервала "+Х, через второй трехвходовый элемент ИЛИ 40, сигнал поступает на выход третьего разряда, так же как и в четвертом разряде

9 8 сигнала на однофаэных шинах всех входов разрядов, и ввод поправок прекратится.

Использование предлагаемого изобретения позволяет повысить точность цифровых преобразователей параллельно-последовательного следящего уравновешивания.

66487 )О

10 !

5 го

25 зо

4О

1. Цифровой преобразователь параллельно«последовательного следящего уравновешивания, содержащий входной блок, блок ввода поправок, а в каждом разряде амплитудный анализатор, соединенный выходом с управляющим входом делителя напряжения в каждом разряде, кроме последнего, отличающийся тем, что, с целью повышения точности, введены блок определения полярности, первый вход которого соединен с шиной сброса, а во все разряды, кроме первого и последнего, введены первый и второй переключатели полярности, в первый и последний разряды введены, соответственно, второй и первый переключатели полярности, при этом второй вход блока определения полярности подключен к выходу амплитудного анализатора последнего разряда и к первому входу последнего разряда блока ввода поправок, второй вход которого соединен с выходом блока определения полярности, входы каждого разряда блока ввода поправок, кроме последнего, подкшочены к выходам амплитудных анализаторов соответствующих разрядов, причем выход блока определения полярности соединен с управляющими входами всех переключателей полярности каждого разряда, входы первых переключателей полярности каждого разряда подключены соответственно к входам и выходам декадных делителей напряжения своего и предшествующего разрядов, а выходы соединены с вторыми входами амплитудных анализаторов соответствующих разрядов, входы вторых переключателей полярности подключены к выходам соответствующих разрядов блока ввода поправок, а выхоцы соединены с третьими входами амплитудных анализаторов соответствую щих разрядов, причем первые входы всех амплитудных анализаторов подключены к выходу входного блока.

2. Преобразователь по п. 1, о т л ич а ю ш и и с я тем, что амплитудный анализатор выполнен на декадиочувстви тельном электроннолучевом знаковом иы дикаторе, первые три входа которого под«« ключены к соответствующим входам амплиФормула изобретения тудного анализатора, а знаковый выход соединен с входом блока усилителей, корректирующий выход эл ктроннолучевого знакового индикатора через блок корректировки соединен с третьим входом электроннолучевого знакового индикатора.

3. Преобразователь по и. 1, о т л ич а ю ш и и с я тем, что блок определения полярности содержит два элемента

И и два триггера, нулевые входы которых соединены с первым входом блока определения полярности, а единичные входы, соответственно, подключены к выходам первого и второго элементов И, первые входы которых соединены со вторыми входами блока определения полярности, второй вход первого элемента И подключен к нулевому выходу триггера, а второй вход второго элемента И соединен с нулевым выходом первого триггера, единичные входы двух триггеров подключены к выходам блока определения полярности.

4, Преобразователь по и. 1, о т л ич а ю ш и и с я тем, что первый разряд блока ввода поправок содержит девятивхо» довый элемент ИЛИ и трехвходовый элемент И, второй разряд содержит девятивходовый элемент ИЛИ, два трехвходовых элемента ИЛИ и три двухвходовых элемента И, остальные разряды, кроме двух последних, содержат девятивходовый элемент ИЛИ, два трехвходовых элемента

ИЛИ и четыре двухвходовых элемента И, предпоследний разряд содержит девятивходовый элемент ИЛИ, двух и трехвходовые элементы ИЛИ и три двухвходовых элемента И, входы всех разрядов блока ввода поправок, кроме последнего, содержат ши« ны знаков "1», 2, "3" ... 9, при этом входы второго и всех последукеиих разрядов содержат шины положительной и отрицательной полярности текущего значения сигнала, а так же, за исключением последнего разряда, содержат шины положительного и отрицательного превышения декадного интервала и шину знака О,второй вход последнего разряда содержит шины положительной и отрицательной полярности входного сигнала, входы девятивходовых элементов ИЛИ каждого раз ряда подключены к соответствующим шинам знаков «1 - 9", в первом разряде выход девятивходового элемента ИЛИ соединен с первым входом трехвходового эле мента И, выход которого подключен к выходу первого разряда, третий вход - к шине знака О второго разряда, второй вход трехвходового элемента И первого разряда ы вторые входы третьих двухвхоl2

6487

ll 86 довых элементов И последующих разрядов соответственно соединены с входом первого трехвходового элемента ИЛИ второго разряда и с выходами четвертых двухвходовых элементов И своего разряда, за исключением предпоследнего разряда, в котором второй вход третьего элемента И подключен к выходу двухвходового элемента ИЛИ, первый и второй входы первого трехвходового элемента ИЛИ каждого разряда, кроме предпоследнего, соответственно соединены с выходами перво«

ro и второго элементов И своего разряда, а в предпоследнем: разряде первый и второй входы двухвходового элемента ИЛИ соответственно подключены к выходам первого и второго элементов И своего разряда, первые входы которых соответствен« но соединены с шинами положительной и отрицательной полярности текущего значения сигнала последнего разряда, вторые входы первого и второго элементов И каждого разряда соответственно, подключены к шинам отрицательной и положительной полярности входного сигнала второго входа последнего разряда, выходы второго и последующих разрядов блока ввода поправок соединены с выходами вторых трехвходовых элементов ИЛИ соответствующих разрядов, первый и второй входы вторых трехвходовых элементов ИЛИ каждого разряда соответственно подключены к шинам отрицательного и положительного превышения декадного интервала своего разряда, а третий вход соединен с выходом третьего двухвходового элемента И своего раз рида, первый вход которого подключен к выходу девятивходово) о элемента ИЛИ своего разряда, а второй вход соединен с третьим входом первого трехвХодового

1о элемента ИЛИ и с выходом четвертого двухвходового элемента И своего разрядау за исключением предпоследнего разряда, в котором второй вход третьего двухвходового элемента И подключен ко второму

15 входу четвертого двухвходового элемента

И предшествующего разряда и. к выходу двухвходового элемента ИЛИ своего разряда, первый и второй входы четвертых двухвходовых элементов И каждого разряда соответственно соединены с шинами знаков 0 и с выходами. первых трехвходовых элементов ИЛИ разряда.

Источники информации, 25 принятые во внимание при экспертизе

1. Авторское свидетельство СССР

% 137187, кл. Q 01 R 27/16, 1961.

2. Цифровые электроизмерительные приборы. Под ред. В. М. Шляндина, М., "Энергия, 1972, с. 292-,295, рис. 8 2 (прототип).