Многоканальное устройство управления резервированной системой

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ВТИЛЬСТВУ (61) Дополнительное к авт. свид-ву М 526893 (22) Заявлено 2111.79 (21) 2843561/24

Союз Соввтскнк

Сециалистичвсник

Республик

oi>866558 р1)м. к,. с присоединением заявки l49 — .

G 06 P 8/00

G 06 F ll/20

Государственный комитет

ССС Р ао делам изобретений и открытий

{23) Приоритет—

Опубликовано 230981 Бюллетень М9 35 (53) УДК 681 ° 325 (088;8) Дата опубликования описания 230981

Р

/

1 (72) Автор изобретения

Н.П.Шевелкин (7! ) Заявитель (54 ) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

РЕЗЕРВИРОВАННОЙ СИСТЕМОЙ

Изобретение относится к автоматике и вычислительной технике, а именно к многоканальным устройствам управления резервированной системой.

По основному авт. св. 9 526893 известно многоканальное устройство управления резервированной системой, содержащее коммутаторы, управляющие тюдачей питания и входами резервных блоков, каналы управления, входы которых соединены с соответствующими выходами блоков устройства, а выходы формируют канальные выходы устройства и управляют коммутаторами, в состав каждого канала при этом входят первый элемент ИЛИ, формирующий выход канала, группа элементов -HE, группа элементов И и второй элемент

ИЛИ, составлякщие схему определения неисправности, первый и второй счет-. 2О чики с дешифраторами, первый и второй элементы И, третий и четвертый элементы ИЛИ, первый и второй Вв-триггеры и первый и второй мультиплексоры, обеспечивающие работу устройст- 2 ва но принципу скользящего резерва Q).

Ыедостаткаюи известного устройст-, ва являются недостаточная надежность и быстродействие. ЗО

Келью изобретения является повышение надежности и увеличение быстродействия.

Поставленная цель достигается тем, что: устройство содержит блок памяти, первая группа входов которого соеди- нена с запускайщими выходами ковелута-

:торов, группа запускающих выходов — с вторыми группами входов каналов,вторая группа входов — с выходами элементов И групп элементов И схем опре-, деления неисправности каждого канала, третья группа входов — с выходами последних разрядов первых счетчиков каждого канала, а установочный вход —.с шиной установки исходного состояния блока памяти. Злок памяти содер-

:жит группу элементов И."И, первую и вторую группы RS-триггеров, первую и вторую группы элементов Й, группу элементов задержки, группу элементов индикации .и элемент ИЛИ, при этом входы каждого из элементов группы элементов ИЛИ б оединены.с соответствующими входами второй группы входов блока, а выход каждого элемента

ИЛИ подключен к S-входу соответствующего триггера первой группы RSтриггеров и входу соответствующего элемента группы элементов задержки, 866558 выход которого соединен с первым входом соответствующего элемента первой группы элементов И, второй вход последнего подключен к прямому выходу соответствующего триггера первой группы RS-триггеров, а выход подключен к S-входу соответствующего триггера второй группы RS-триггеров, прямой выход которого соединен, с входом соответствующего элемента группы элементов индикации, а инверсный выход — с первым входом элемента второй группы элементов И, второй вход которого подключен к соответствующему входу первой группы входов блока, а выход — к соответствующему выходу группы запускающих выходов !5 блока, первые R-входы всех триггеров соединены с установочным входом блока памяти, а вторые R-входы триггеров первой группы ЕЯ-триггеров через элемент ИЛИ подключены к третьей группе входов блока.

На чертеже приведена блок-схема предлагаемого устройства.

Устройство содержит резервные блоки 1 1и коммутаторы 2 вЂ,2и ° каналы 25

3, -Зи, а каждый канал содержит элемент 4 ИЛИ, группу 5 элементов -HE, группу 6 элементов И, элементы 7 и

8 ИЛИ, RS-триггер 9, элемент 10 И, счетчик ll,.äåøè4ðàòîð 12, мультиплек- сор 13, элемент 14 ИЛИ, RS-триггер . о

15, элемент 16 И, счетчик 17, дешифратор 18, мультиплексор 19, группы

20 и 21 соответственно, входов и выходов устройства, установочный.22 и тактовый 23 входы устройства и выходы 24 -24 каналов.

Кроме того, устройство содержит блок 25 памяти, состоящий as группы элементов 26А -26иИЛИ, первой rpynrm RS триггеров 27 -27n группы эле- @) ментов 28 -28 „задержки, первой группы элементов 29А -29 И, второй группы Rg-триггеров 30г-30я, второй группы элементов 31„ -31ИИ, группы элементов 32 -32 индикации, элемента

33 ИЛИ и установочный вход 34 блока памяти.

Устройство работает следующим образом.

Выходные канальные сигналы с бло- у ков 1 -1„ резервируемой системы поступают на соответствующие первые группы входов каналов — на элементы 4

ИЛИ вЂ” для канала 3„. и на первые входы элементов группы 5 элементов И-НЕ, вторые входы которых соединены с вы" ходом элемента 4 ИЛИ и выходом 24„. данного канала. Сигналы несовпадения с выходов элементов группы 5 элементов И-НЕ поступают на первые входы элементов группы 6 элементов И, вто- бО рые входы которых соединены с второй, группой входов соответствующего канала, соединенной с запускающими выходами блока 25 памяти, первая группа входов которого подключена к за- 65 пускающим выходам коммутаторов 2 -э

И соединенным с запускаемыми входами резервируемых блоков 1 -)

С выходов элементов группы 6 -элементов И сигналы несовпадения поступают на входы элементов 8 ИЛИ и на вторую группу входов блока 25 и далее на входы элементов группы 26 -26„ эле4 ментов ИЛИ. Причем сигналы несовпадения с вйходов j-ых элементов И группы 6 каждого канала поступают на входы 3-ого элемента ИЛИ группы 26 -26„, выход которого управляет S-входом

j-ого триггера группы 27 -27 RS-тригИ геров а входом j-ого элемента группы

28, -28> элементов задержки. Прямой выход j-oro триггера группы 27 -27> разрешает прохождсние сигнала с выхода j-oro элемента задержки группы

28„ -28> на 8-вход j-oro триггера группы 30А -30 RS-триггеров, прямой выход которого управляет j-ым элементом группы 32А-32и элементов индика" ции, а инверсный выход разрешает нрохождение сигнала c j-ого входа первой группы входов блока 25, подключенного к выходу j-oro коммутатора из группы 2,, -2> через j-ый элемент группы 31-31„ элементов И на соответствующий запускающий выход блока

25.

Суммарный сигнал несовпадения с выхода элемента 8 ИЛИ канала 3;поступает на 8-вход триггера 9,прямой выход которого разрешает прохождение через элемент 10 И на счетный вход первого счетчика 11 пачки тактовой частоты данного канала с тактового входа 23 устройства. С выходов каждого разряда счетчика 11 сигналы поступают на первый дешифратор 12, управляющий вход которого соединен с инверсным выходом триггера 9. Кроме того, выходы счетчика 11 соединены с первой группой входов первого мультиплексора 13, вторая группа входов которого подключена к запускающим выходам блока 25 памяти, а выход через элемент 14 ИЛИ управляет

R-входом триггера 9.

Импульсы переносов с последних разрядов канальных счетчиков 11 поступают на S-входы канальных триггеров 15 на третью группу входов блока 25 и далее через элемент 33 ИЛИ на вторые R-входы триггеров группы

27 "27и RS"òðèããåðîâ. Прямой выход

4 триггера 15 разрешает прохождение через элемент 16 И на счетный вход второго счетчика 17 пачки тактовой частоты данного канала с тактового входа 23 устройства.

С выходов каждого разряда счетчика 17 сигналы поступают на второй дешифратор 18, управляющий вход которого соединен с инверсным выходом триггера 15. Кроме того, выходы ! счетчика 17 соединены с первой группой входов второго мультиплексора

866558 с9, вторая группа входов которого подключена к запускающим выходам блока 25 памяти, а выход через элемент 7 ИЛИ управляет R-входом триггера 15. Выходы дешифраторов 12 и

18 в зависимости от состояния счетчиков 11 и 17 управляют подачей общего и канального питания с коммутаторов 2 -2и на блоки 1<-g включая

4 их и подключая к соответствующим каналам, а также управляя соответствую- о щими канальными входами группы входов 20 устройства.

Установка исходного состояния устройства осуществляется подачей соответствующего сигнала с установочного входа 22 устройства íà R-входы тригге-15 ров 9 и 15 через элементы ИЛИ 14 и 7 соответственно, а также на входы установки исходного состояния счетчиков

ll и 17. Установка исходного состояния триггеров 274 -2?и и 3I)I -30И бло- 2() ка 25 памяти осуществляется подачей соответствующего сигнала на их r.ервые И-входы с установочного входа

34. Тактовый вход 23 устройства выдает пачки канальных тактовых частот, 25 разделенных по времени.

Пусть в начальный момент времени, после прохождения сигнала установки с установочных входов 22 и 34 триггеры 9, 15, 2? -27 и ЗОА -30 уста- З() новлены в нулевые состояния, а счетчики 11 и 17 находятся в таких состояниях, при которых дешифраторы 12 и 18, выходы которых открыты инверсными выходами триггеров 9 и 15 соответственно, выдают на коммутаторы

24 -2> сигналы, подключающие к каналу 3 два блока из 14 -1 блоков устройства и разрешающйе прохождение на их вход входного сигнала по входу канала 3 из группы 20 входов устройства. Элементы И 31, -31„ при этоь.

1 также открыты инверсными вйходами триггеров 30 -30> для прохождения сигналов с коммутаторов 2 -2 на входы соответствующих элементов. груп- 45 пы 6 элементов И и на вторые группы мультиплексоров 13 и 19. При исправном состоянии рабочих блоков канала

3> узел определения неисправностей, состоящий из группы 5 элементов И-НЕ, 5() группы 6 элементов И-и элемента 8 ИЛЙ, не выдает сигнала на S-вход триггера

9, а следовательно, на счетные входы счетчиков 11 и 17 не поступают на импульсы из пачки тактовой частоты

55 данного канала и они, так же как и все триггеры устройства, сохраняют свои исходные состояния. В итоге блоки из l -l для канала 3> остаются включенными. Аналогично исходное состояние сохраняется и для осталь- 40 иых (k - 1) каналов системы.

Пусть вследствие неисправности од" ного из блоков 1. -1„, например работакщего иа канал 3, узел определения неисправностей канала Я вы- 6$ дает сигнал, например по цепи j-ый элемент И-НЕ группы 5 — j-ый элемент

И группы 6 — элемент 8 ИЛИ íà S-вход триггера 9, а также с выхода элемента И группы 6 через j-ый элемент HJIH группы 264-26 Hà S-вход j=oro триггера группы 27 -27 и вход 3-ого элемента задержки группы 28 -28и .

Прямой выход триггера 9 открывает при этом !элемент 10 И для прохождения импульсов из пачки тактовой частоты данного канала на счетный вход счетчика 11, а инверсный выход триггера 9 выдает сигнал на дешифратор

12, запрещающий прохождение с его выходов команд на коммутаторы 2<-2 на время поиска невключенного блока ,кз резерва системы, отключая при этом первый из двух блоков, работающих на канал 3> устройства; С каждым тактом так<товой частоты счетчик

11 меняет свое состояние и осуществляет через первую группу входов мультиплексора 13 последовательный опрос последнего с целью выборки невключенного блока из (n — k) резервных.

Когда состояние счетчика соответствует коду невключенного блока, мультиплексор выдает сигнал через элемент 14 ИЛИ на R-вход триггера

9, перебрасывая его в инверсное состояние и запрещая тем самым прохождение через элемент 10 И тактовой частоты на счетный вход счетчика 11, фиксируя этим данное состояние последнего, соответствующее коду найденного невключенного блока резерва. С инверсного выхода триггера 9 при этом на вход дешифратора 12 поступает сигнал, разрешающий прохождение с его выхода команды на коммутаторы 2„.-2>, подключая тем самым найденный блок к данному каналу.

Если в.канале сбой происходит изза неисправности второго блока, в этом случае происходит переполнение счетчика 11 и на 3-вход триггера 15 проходит импульс переноса с выхода последнего разряда счетчика 11, перебрасывая его в прямое состояние.

Этот же импульс поступает через элемент 33 ИЛИ на R-вход j-ого триггера группы 274 -2?„, перебрасывая триггер в инверсное состояние. Примое состояние триггера 15 открывает элемент

16 И для прохождения импульсов из пачки тактовои частоты данного канала на счетный вход счетчика 17, а также выдавая сигнал на дешифратор

18, запрещающий прохождение с его выходов команд на коммутаторы 2<- 2> на ьремя поиска невключенного блока из резерва системы, и выключая при этом второй из блоков, работающих на канал 3 . С каждым та.;том тактовой частоты счетчик 17 меняет свое состояние и осущестляет через первую группу входов мультиплексора 19 по7

866558 следовательную выборку невключенного блока из резерва системы.

Когда состояние счетчика соответствует коду невключенного блока, муль» типлексор 19 выдает сигнал. через элемент 7 HJIH íà R-вход триггера 15, перебрасывая его в состояние 0, закрывая тем самым элемент 16 И для прохождения тактовой частоты на счет» ный вход счетчика 17 и фиксируя,тем самым, данное состояние последнего, соответствующее коду найденного невключенного блока резерва. С инверсного выхода триггера 15;при этом на вход дешифратора 18 поступает сигнал, разрешающий прохождение с его выхода команды на коммутаторы 24 -2„, подклю- 35 чая тем самым найденный блок иэ резерва на место второго неисправного блока данного канала устройства.

Блок памяти работает ири этом следующим образом. 20

Сигнал неисправности, . поступивший на S-вход j-oro триггера группы

27 -27» перебрасывает его в прямое состояйие, разрешающее прохождение ф задержанного на время Г сигнала неисправности с выхода j-ого элемента группы 28 -28„ элеменТов задержки через элемент И группы 29 -29n на

S-вход j-oro триггера группы 30 -30,, перебрасывая. последний в прямое состояние. Данное .состояние триггера группы 30 -30> oáåñíå÷èâàåò подачу сигнала на соответствующий элемент группы 32 -32„ элементов индикации, включение которого показывает номер . неисправного блока, подлежащего восстановлению. Кроме того, данное состояние триггера группы 30 -30„ запрещает прохождение сигналов с

3-ого коммУтатоРа 2 -2н íà )-ые входы второй группы входов всех каналь- 40 ных мультиплексоров 13 и 19 и на вторые входы j-ых элементов группы б элементов И,что обеспечивает пос тбянное отключение j-oro неисправного блока из системы блоков Q -l, 4

Время задержки . элементов 28 -28 выбирается с учетом перекрытия максимального по времени одного цикла перебора блоков резерва и замещения неисправного блока в канале (Т о®), яр т.е. В > Т „„. Если сбой в канале произошел из-за неисправности второго блока из работающих в данном канале и требуется второй цикл работы канала управления, импульс переноса со счетчика 11, поступая íà R-вход TpHr гера группы:. 27)-27,; вновь возвраща-ет его в исходйое йнверсное состоя-. ние и сигнал неисправности не арохо-дит на S-вход j-ого триггера группы

30 -30,. В этом случае на вторую 49 группу входов блока 25 поступает сигнал неисправности с некоторого

g-oro элемента группы б элемегтов И схемы определения неисправности

)-ого канала и далее через,3-ый N элемент группы 26+-26,> элементов ИЛИ на 8-вход В-ого триггера группы 27 27Н, и вход Roro элемента задержки гРуппы 28< -28<. С выхода элемента задержки даннйй сигнал поступает через М.-ый элемент И группы 29 -29> на

S-вход й-ого триггера группы 30 -30 и перебрасывает последний в прямое состояние, которое обеспечивает подачу сигнала на соответствующий индикатор из группы 32 -32>. Прямое состояние триггера группы 30, -30 запрещает также прохождение сигнала с його коммутатора группы 2 -2> на й-ые входы второй группы входов всех канальных мультиплексоров 13 и 19 и на вторые входы . 2.-ых .элементов группы 6 элементов И, что обеспе-. чивает постоянное отключение .В-ого: неисправного блока из системы блоков

1 -1 . В результате неисправный блок вйявлен, а его дальнейшее использова« ние исключено до подачи сигнала установки исходногО состояния блока 25 по шине 33. Если система работает циклично с отключением питания, для постоянного запоминания отказавшего блока вместо элементов памяти второй группы ВЯ-триггеров 30 -30д можно использовать элементы, состояния которых не зависят от питающего напряжения, например поляризованные реле.

Остальные каналы системы. работают аналогично рассмотренному случаю работы какала 3), Введение укаэанных блоков и связей в устройство позволяет обеспечить индикацию неисправных блоков системы с целью их последующего оперативного восстановления, а также исключает возможность их повторного использования.

Следовательно, изобретение обеспечивает повышение надежности системы в целом и увеличение быстродейст-, вия устройства переключения резерва. Формула изобретения

1. Многоканальное устройство управления Резервированной системой по авт. св. 9 526893, о т л и ч а ющ е е с я тем, что, с целью повышения надежности и увеличения быстродействия, оно содержит блок памяти, первая группа входов которого соединена с запускающими выходами кою у-. татороэ, группа запускающих входов— с вторыми группаМи входоЪ каналов, вторая группа входов — с выходами элементов И ryyari элементов И схем определения неисправности .каждого канала, третья группа входов — с вы ходами последних разрядов первых счетчиков каждого канала, а установочный вход — с шиной установки исходного состояния блока памяти.

866558

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок памяти содержит группу элементов ИЛИ, первую и вторую группы RS-триггеров, первую и вторую группы элементов И, группу элементов задержки, группу

5 элементов индикации и элемент ИЛИ, при этом входы каждого из элементов группы элементов ИЛИ слединены с соответствующими входами второй группы входов блока, а выход каждого элемента ИЛИ подключен к S-входу соответствующего триггера первой группы

RS-триггеров и входу соответствующего элемента группы элементов задержки, выход которого соединен с первым входом соответствующего элемента первой группы элементов И, второй вход последнего подключен к прямому выходу соответствующего триггера первой группы RS-триггеров, а выход подключен к S-входу соответствующего триг- Щ гера второй группы RS-триггеров, прям и выход которого соединен с входом соответствующего элемента группы элементов индикации, а инверсный выход — с первым яходом элемента второй группы элементов И, второй вход которого подключен к соответствующему входу первой группы входов блока, а выход — к соответствующему выходу группы запускающих выходов блока, первые R-входы всех триггеров соединены с установочным входом блока памяти, а вторые R-входы триггеров первой группы RS-триггеров через элемент ИЛИ подключены к третьей группе входов блока.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

526893 кл G 06 F 9/00с 1975 (прототип).