Адаптивный аналого-цифровой преобразователь

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскин

Социалистическик

Республик >866?34 (61) Дополнительное к авт. свид-ву (22) Заявлено ) 9. 12. 79 (21) 2872276/18-21 (5! )М. Кл.

Н 03 К!3/20 с присоединением заявки J4

3Ъеударстеенный комитет

СССР (23)Приоритет по делам изобретений н открытий (53) 3 gl(681. 325 (088. 8) Опубликовано 23. 09. 81. Бюллетень № 35

Дата опубликования описания 25.09. 81

Т. К. Исмаилов, Ф. M. Аллахвердов, К; Х. Исмаилов, 1

10. В. Каллиников, Э. А, Вартапетов, С. И. Кремков, В. С. Аносов и С. P. Лисенков (72) Авторы изобретения

Специальное конструкторское бюро ра иофизического приборостроения Научного центра "Каспий"

AH Азербайджанской ССР (7 l ) Зая вн тел ь (54) АДАПТИВНЫЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к преобразованию и кодированию информации и может быть использовано для эффективного сжатия преобразуемой информации.

Известен адаптивный аналого-цифровой преобразователь, содержащий два счетчика, один из которых — реверсивный, два блока переноса кода, формирователь временного интервала, блок совпадения единиц и нулей, два тригl0 гера, генератор импульсов, два .формирователя импульсов, два элемента И, два элемента ИЛИ и элемент задержки, причем выход формирователя временно35 го интервала соединен с первым элементом И, включенным иа входе накопительного счетчика, выходы разрядов которого соединены с первыми входами первого блока переноса кода, счетный

20 вход реверсивного счетчика через первый элемент ИЛИ подключен к выходам первого и второго элемента И, входы второго элемента И соединены с выходом генератора импульсов и с единичным выходом первого триггера, подключенным через первый формирователь импульсов и элемент задержки ко входу формирователя временного интервала, выход которого через второй формирователь импульсов соединен со вторыми входами первого блока переноса кода, с единичным входом первого триггера и первым входом второго элемента И,выходы разрядов накопительного счетчика через второй блок переноса кода соединен со входами разрядов реверсивного счетчика, выходы разрядов которого через блок совпадения единиц подключены к нулевому входу второго триггера, а через блок совпадения нулей — ко второму входу второго триггера и ко второму входу второго элемента ИЛИ, выход которого соединен с нулевым входом второго триггвра, причем единичный вход последнего подключен к выходу первого формирователя импульсов Г11.

8б673

Недостатком данного устройства яв ляется низкая точность преобразования : за счет динамических погрешностей и низкая эффективность сжатия преобра" зуемой информации.

Цель изобретения — повышение точности преобразования и эффективности сжатия преобразуемой информации.

Поставленная цель достигается тем, что в адаптивный аналого-цифровой преобразователь, содержащий первый блок переноса кода, генератор эталонной частоты, выход которого соединен с первым входом первого элемента И, выход которого соединен с первым входом второго элемента И и с первым входом первого счетчика, выходы которого соединены с первыми входами второго блока переноса кода, выходы которого соединены с информационными вы20 ходными клеммами, выход второго элемента И соединен со входом сложения второго счетчика, вход вычитания которого соединен с выходом элемента задержки, а выход старшего разряда под25 ключен ко счетным входам первого триг" гера, выход которого соединен со знаковыми выходными клеммами, второй триггер, вход установки в нуль которого соединен с выходом элемента ИЛИ, дополнительно введены третий счетчик, регистр памяти, блок цифрового задания апертуры, цифровой компаратор, преобразователь обратного кода в прямой, третий элемент И и блок управления, при этом вход элемента задерж- 35 ки соединен со счетным входом третьего счетчика и подключен к выходу третьего элемента И, первый вход которого соединен с выходом генератора эталонной частоты, выходы разрядов второ- 4о го счетчика подключены к первым информационным входам преобразователя обратного кода в прямой, вторые управляющие входы которого подключены к выходам первого триггера, выходы преоб-.. 45 разователя обратного кода в прямой .подключены К первым входам цифрового комйаратора, вторые входы которого подключены к выходам блока цифрового задания апертуры, выходы второго блока 50 переноса кода подключены ко входам разрядов регистра памяти, выходы раз" рядов которого подключены к первым входам первого блока переноса кода, выходы которого подключены ко входам 55 разрядов третьего счетчика, выход старшего разряда которого подключен к первому входу элемента ИЛИ, единич4

4 ный выход второго триггера подключен ко второму входу третьего элемента И,, входная клемма устройства подключена к первому входу блока управления, второй вход которого подключен кклемме "Пуск", третий вход — к выходу старшего разряда третьего счетчика, четвертый вход — к выходу цифрового компаратора и к сигнальной выходной клемме, первый выход блока управления пбдключен ко вторым входам первого блока переноса кода и ко входам установки в нуль первого и второго счетчиков и первого триггера, второй выход блока управления подключен к единичному входу второго триггера, третий выход — ко второму входу первого элемента И, четвертый выход — ко второму ,входу второго элемента И, пятый выХод — ко -входу установки в нуль третьего счетчика и ко второму входу элемента ИЛИ, шестой выход — ко входу установки в нуль регистра памяти, седьмой выход — ко вторым входам второго блока переноса кода, восьмой выход— ко входу установки в нуль первого счетчика.

Блок управления, входящий в уст- ройство, выполнен на пяти триггерах, трех формирователях импульсов, двух элементах И, пяти элементах ИЛИ и четырех элементах задержки, причем первый вход блока управления соединен со счетным входом первого триггера, единичный выход которого через первый формирователь импульсов подключен ко входу первого элемента задержки, выход которого подключен к единичному входу второго триггера, нулевым входам третьего и четвертого триггеров и ко второму выходу блока управления, первый выход которого соединен с выхоI дом первого формирователя импульсов, нулевой выход первого триггера подключен ко входу второго формирователя импульсов, выход которого соединен сп входом второго элемента задержки, выход второго элемента задержки подключен к единичному входу пятого триггера, нулевому входу второго триггера и к первому входу первого элемента ИЛИ, второй вход которого соединен с первым входом второго элемента ИЛИ и третьим входом блока управления, второй вход которого соединен со вторыми входами второго, третьего и пятого элемента ИЛИ, с нулевыми входами первого и пятого триггеров, единичный выход пятого триггера соединен с четвер5 8667 тым выходом блока управления, третий выход которого соединен с единичным выходом второго триггера, выход первого элемента ИЛИ подключен к первому входу первого элемента И и к единичному входу третьего триггера, единичный выход которого подключен к первому входу второго элемента И, второй вход которого соединен с четвертым входом блока управления, пятый выход которого соединен с выходом второго элемента ИЛИ, выход второго элемента И подключен к единичному входу четвертого триггера, единичный выход которого подключен ко второму входу

15 первого элемента И, выход которого подключен к первому входу третьего элемента ИЛИ, через третий элемент задержки — к первому входу четвертого элемента ИЛИ а через четвертый элеФ

20 мент задержки — к первому входу пятого элемента ИЛИ, выход которого соединен с восьмым выходом блока управления, седьмой выход которого соединен с выходом четвертого элемента ИЛИ, второй вход которого через третий формирователь импульсов соединен с единичным выходом пятого триггера, а шестой выход блока управления. соединен с выходом третьего элемента ИЛИ.

25

На чертеже изображена блок-схема устройства.

Устройство содержит счетчики 1 3, регнстр 4 памяти, блок 5 цифрового З5 задания апертуры, цифровой компаратор 6, преобразователь 7 обратного кода в прямой, два блока 8 и 9 переноса кода, генератор 10 эталонной частоты, триггеры 11 и 12, элементы И 13-15 40 элемент ИЛИ 16, элемент 17 задержки и блок 18 управления. Блок 18 управления содержит триггеры 19-23, формирователи. 24-26 импульсов, элементы И 27 и 28, элементы ИЛИ 29-33, 45 элементы 34-37 задержки. Входная клемма 38 устройства подключена к первому входу блока 18 управления, второй вход которого подключен к клемме 39

; "Пуск" устройства. Информационные вы- 50 ходные клеммы 40 устройства подключены к выходам разрядов блока 9 переноса кода, сигнальная выходная клемма 41 устройства соединена с четвертым входом блока 18 управления и подключена к выходу цифрового компаратора 6, а знаковые выходные клеммы 42 устройства подключены к выходам триггера 12, 34 6 соединенным со вторыми"управляющими входами преобразователя 7 обраФного кода в прямой. Третий вход блока 18 управления подключен к выходу старшего разряда счетчика 2 и к первому входу элемента ИЛИ 16. Первый выход блока управления 18 подключен ко вторым управляющим входам первого блока 8 переноса кода и ко входам обнуления счетчика 3, счетчика 1 и триггера 12, второй выход блока управления подключен к единичному входу триггера 11, третий выход блока управления подключен ко второму входу элемента И 14, четвертый выход блока управления подключен ко второму входу элемента И 15, пятый выход блока управления подключен ко входу обнуления счетчика 2 и ко второму входу элемента ИЛИ 16, шестой выход блока управления подключен ко входу обнуления регистра 4 памяти, седьмой выход блока управления подключен ко вторым управляющим входам второго блока 9 переноса кода, восьмой выход блока управления подключен ко входу обнуления счетчика 3. Выход генератора 10 эталонной частоты подключен к первым входам элементов И 13 и 14, выход последнего подключен к первому входу элемента И 15 и ко счетному входу счетчика 3, выходы разрядов которого подключены к первым информационным входам второго блока 9 переноса кода, выходы которого подключены ко входам разрядов регистра 4 памяти, выходы разрядов которого подключены к первым информационным входам первого блока 8 переноса кода, выходы которого подключены ко входам разрядов счетчика 2, счетный вход которого соединен через элемент 17 задержки со счетным входом вычитания счетчика 1 и подключен к выходу элемента И 13, второй вход которого подключен к единичному выходу триггера 11, нулевой вход которого подключен к выходу элемента ИЛИ 16.

Выход элемента И 15 подключен к счетному входу сложения реверсивного счетчика 1, выход старшего разряда которого подключен к счетному входу триггера 12, а выходы разрядов его подключены к первым информационным входам преобразователя 7 обратного кода в прямой, выходы которого подключены к первым входам цифрового компаратора 6, вторые входы которого подключены к выходам блока 5 цифрового задания апертуры.

7 8667

В блоке 18 управления первый вход соединен со счетным входом триггера 19, единичный и нулевой выходы ко-. торого соответственно через формирователи импульсов 24 и 25 подключены ко входам элементов 36 и 37 задержки, причем выход формирователя 24 импульсов соединен также с первым выходом блока 18 управления. Выход элемента 36 задержки подключен к единичному входу триггера 20, к нулевым входам триггеров 22 и 23,. а также ко второму выходу блока 18 управления. Выход элемента 37 задержки подключен к единичному входу триггера 21, к нулевому входу триггера 20 и к первому входу элемента ИЛИ 33, второй вход которого соединен с третьим входом блока 18 управления и первым входом элемента ИЛИ 29, выход которого со20 единен с пятым выходом блока 18 управления. Выход элемента ИЛИ 33 подключен к первому входу элемента И 28 и к единичному входу триггера 22, единичный выход которого подключен к первому входу элемента И 27, выход которой подключен к единичному входу триггера 23, единичный выход которого подключен ко второму входу элемента И 28, выход которого подключен к первому входу элемента ИЛИ 30, через элемент 34 задержки — ко второму входу элемента ИЛИ 31 и через элемент 35 задержки — к первому входу элемента ИЛИ 32, выход которого соединен с восьмым выходом блока 18 управления, седьмой выход которого соединен с выходом элемента ИЛИ 31, первый вход которого через формирователь 26 импульсов подключен к единичному выходу триггера 21 и к четвертому выхо- 4о ду блока 18 управления, четвертый вход которого соединен со вторым входом элемента И 27. Второй вход блока 18 управления соединен со вторыми входами элементов ИЛИ 29, 30 и 32, а 45 также с нулевыми входами триггеров 19 и 21 . Выход элемента ИЛИ 30 соединен с шестым выходом блока 18 управления, третий выход которого соединен с еди- ничным выходом триггера 20. 50

Устройство работает следукяцим образом.

На входную клемму 38 поступает последовательность импульсов, период следования T> (t) которых функциональ- 5

55 но связан со входным сигналом. По сиг-, налу на пусковой клемме 39 устанавливаются в нулевое положение триггеры 19

34 8 и 21 в блоке 18 управления, через элемент ИЛИ 29 счетчик 2 обнуляется, а триггер 11 через элемент ИЛИ 16 устанавливается в нулевое положение, через элемент ИЛИ 30 обнуляется регистр 4 памяти и через элемент ИЛИ 32 обнуляется счетчик 3. При этом элементы И 13-15 закрыты и через них не проходят импульсы эталонной частоты с выхода генератора 10 на входы счетчиков 1-3. При поступлении первого импульса входной последовательности

Tx(t) на первый вход 38 блока 18 yriравления триггер !9 перебрасывается в единичное положение. Формирователь 24 импульсов преобразует передний фронт сигнала с единичного выхода триггера 19 в импульс, по которому от— крывается первый блок 8 переноса кода и обнуляются счетчик 3, счетчик I и триггер i2. При этом сигналом с нулевого выхода триггера 12 к преобразователю 7 кода подключаются прямые выходы разрядов счетчика 1. Затем импульс с выхода формирователя 24, задержанный в элементе 36 на время, необходимое для установки счетчика и триггера 12 в нулевое положение, устанавливает триггеры 11 и 20 в единичное положение, а триггеры 22 и

23 — в нулевое положение. При этом сигналами с единичных выходов триг repoB 11 и 20 открываются соответственно элементы И 13 и 14. В счетчи,ке 2 записан полный код 2 — l (где 1 и — число разрядов счетчика), так как в момент открытия блока 8 переноса ко да в регистре 4 памяти на инверсных выходах Разрядов, подключенных к формационным Входам блока 8 переноса кода имеется код 2н Обнуленного регистра.

Сигналом со старшего разряда счетчика 2 через элемент ИЛИ 16 триггер ll перебрасывается в нулевое состояние, при котором элемент И 13 закрывается.

Импульсы эталонной частоты f с выхода генератора 10 через открытый элемент

И 14 н начинают поступать на счетный вход счетчика 3, где суммируются в течение интервала времени, на который открыт элемент И !4. Вторым импульсом входной последовательности T>(t) триггер 19 перебрасывается в нулевое положение, при этом передний фронт сигнала с нулевого выхода триггера 19 преобразуется в формирователе 25 в импульс, который, задержавшись в элементе 37 на время задержки элемента 36, 34 1О

1 счетчика 2 числа импульсов, соответствующего начальному существенному отсчету, счетчик переполнится и на выходе его старшего разряда появится сигнал, который через элемент ИЛИ 16 перебросит триггер Il в нулевое положение, при котором элемент И 13 закрывается. Сигналом с выхода счетчика 2 через элемент ИЛИ 29 обнуляется этот счетчик. Следовательно, элемент И 13 открывается на время, равное периоду начального существенного отсчета

Тх(й ), за которое на вход вычитания счетчика 1 поступит число импульсов, соответствующее этому периоду. Элемент И 14 открывается .на время, равное текущему периоду Тх(t ) входного сигнала, за которое на вход сложения счетчика l поступит число импульсов, соответствующее этому периоду. В счетчике 1, после окончания большего из периодов образуется. число импульсов, равное разности между числами импульсов, соответствующих существенному и текущему отсчетам. В зависимости от знака числа на выходах разрядов счетчика 1 образуется прямой или обратный код приращения Ь N z(t„)

= Й,(t;,„) - Й (С1) .

Преобразователь 7 обратного кода в прямой управляемый сигналами с тригl гера 12, формирует на своих выходах модуль Ь Й g (t „) в прямом коде числа в счетчике l. Этот код, непрерывно изменяющийся во времени, сравнивается с кодом апертуры Й, поступающим из блока 5 цифрового задания апертуры, в цифровом компараторе, на выходе которого формируется сигнал в момент

N =fn N„(1„))

Если приращение текущего периода входного сигнала относительно периода предыдущего существенного отсчета достигло заданной величины апертуры, формируется на выходе цифрового компаратора 6 сигнал нового существенноМ го отсчета, по которому код текущего периода, определенного как существенный, из счетчика 3 передается на выход 40 устройства и переписывается в регистр 4 памяти. С приходом следующего импульса входной последовательности Тх(t) начинается новый цикл сравнения текущего периода с существенным отсчетом, хранимым в регистре 4. Если же в результате сравнения окажется, что приращение меньше апер- туры, на выходе компаратора 6 сигнал не формируется, код в регистре 4 не

9 8667 .устанавливает триггер 21 в единичное положение, а триггер 20 — в нулевое положение. При этом элемент И 14 закрывается, а элемент И 15 открывается и остается в открытом состоянии до окончания измерения и появления повторного сигнала на пусковой клемме 39 устройства. Поскольку интервал врег ени между первым и вторым импульсами входной последовательности T>(t), на который открывается элемент И 14, равен периоду следования входного сигнала, за это время в счетчике 3 образуется числовой эквивалент входного сигнала Равный N (t) = ОТ g(t q), !5 где Тх (1 ) — первый период входного сигнала, отнесенный к моменту времени t . Передний фронт сигнала с еди1 ничного выхода триггера 21, появляющийся в момент окончания первого после пуска периода входного сигнала, преобразуется в формирователе 26 в импульс, который через элемент ИЛИ 31 открывает второй блок 9 переноса кода, чеРез котоРую код Й х() первого пери ода переписывается в регистр 4 памяти. Код N„(t„) поступает также на выход 40 устройства и является начальным существенным отсчетом Йс(1 ).

По импульсу начала следующего пери30 ода входного сигйала импульсом с выхода формирователя 24 обнуляется ре1 версивный счетчик и триггер 12 знака, а также открывается первый блок 8

1переноса кода, через который в счетчик 2 переписывается обратный код

Й с(й,! ) начального существенного от —. счета. Затем, после задержки в элементе 36, импульс устанавливает триггеры !1 и 20 в единичное положение, 40 а триггеры 22 и 23 — в нулевое положение. При этом открываются элементы И 13 и 14. Через элемент И 13 импульсы fo с выхода генератора IO начинают поступать на счетный вход счетчика 2 и после задержки в элементе 17 45 на счетный вход вычитания реверсивно го счетчика 1. Через открытые элемен;ты И 14 и 15 импульсы частоты f> начинают поступать соответственно на счетный вход счетчика 3 и счетный вход суммирования счетчика l. Задержка элемента 17 выбирается равной половине периода частоты f» поэтому импульсы на входы сложения" и "вычитания" приходят не совпадая во времени. По- 55 скольку в счетчике 2 записан обратный код Йс() начального существенного отсчета, то после поступления на вход

86673 .обновляется и на выход 40 устройства текущий отсчет, признанный несущественным, не передается. В зависимости от знака приращения, сигнал существенного отсчета может формироваться до или после окончания момента окончания текущего периода.

Начало сравниваемых периодов существенного и текущего отсчетов совмещены при сравнении во времени, 10 образование приращения начинается в момент окончания текущего периода и заканчивается в момент окончания существенного периода в случае Тх(„„ <

С Тс {1„) и в случае Тх(Ф.;„,) Тс.(11) образование приращения начинается в момент окончания существенного периода и заканчивается в момент окончания текущего периода.

Устройство обеспечивает сравнение каждого периода входного сигнала с существенным отсчетом, при этом сравнение производится непрерывно точным цифровым способом. Это уменьшает динамическую погрешность самого преобразования входного сигнала (измеряется мгновенное значение входного сигнала) и повышает точность определения .момента существенного отсчета благодаря непрерывности цифрового срав30 нения приращения с заданной апертурой.

На выход устройства не передаются отсчеты при отсутствии изменения входного сигнала или малой их величине, что повышает коэффициент сжатия устройства.

Высокая точность определения моментов существенных отсчетов позволяет дополнительно существенно сжать передаваемую информацию за счет передачи на выход 40 только начального полного кода входного сигнала, а затем передачи на выход 41 только сигналов моментов существенных отсчетов и сигналов знака приращения на выходы 42. Все это повышает точность и эффективность адаптивного преобразо,вания входной функции.

Формула изобретения

1. Адаптивный аналого-цифровой преобразователь, содержащий первый блок переноса кода, генератор эталонной у частоты, выход которого соединен с пер" .вым входом первого элемента И, выход которого соединен с первым входом вто4 12 рого элемента И и с первым входом первого счетчика, выходы которого соединены с первыми входами второго блока переноса кода, выходы которого соединены с информационными выходными клеммами, выход второго элемента И соединен со входом сложения второго счетчика, вход вычитания которого соединен с выходом элемента задержки, а выход старшего разряда подключен к счетным входам первого триггера, выход которого соединен со знаковыми выходными клеммами, второй триггер, вход установки в нуль которого соединен с выходом элемента ИЛИ, о т л ич а ю шийся тем, что, с целью повышения точности преобразования и эффективности сжатия преобразуемой информации, в него введены третий счетчик, регистр памяти, блок цифрового задания апертуры, цифровой компаратор, преобразователь обратного кода в прямой, третий элемент И и блок управления, при этом вход элемента задержки соединен со счетным входом третьего счетчика и подключен к выходу третьего элемента И, первый вход которого соединен с выходом генератора эталонной частоты, выходы разрядов второго счетчика подключены к первым информационным входам преобразователя обратного кода в прямой, вторые управляющие входы которого подключены к выходам первого триггера, выходы преобразователя обратного кода в прямой подключены к первым входам цифрового компаратора, вторые входы которого подключены к выходам блока цифрового задания апертуры, выходы второго блока переноса кода подключены ко входам разрядов регистра памяти, выходы разрядов которого подключены к первым входам первого блока переноса кода, выходы которого подключены ко входам разрядов третьего счетчика, выход старшего разряда которого подключен к первому входу элемента ИЛИ, единичный выход второго триггера подключен ко второму входу третьего элемента И, входная клемма подключена к первому входу блока управления, второй вход которого подключен к клемме ", Ïóñê", третий вход — к выходу старшего разряда третьего счетчика, четвертый вход — к выходу цифрового компаратора и к сигнальной выходной клемме, первый выход блока управления подключен ко вторым входам первого блока переноса кода и ко входам

13 установки в нуль первого счетчика, второго счетчика и первого триггера, второй выход блока управления подключен к единичному входу второго триггера, третий выход — ко второму входу первого элемента И, четвертый выход — ко второму входу второго;элемента И, пятый выход — ко входу установки в нуль третьего счетчика и ко второму входу элемента ИЛИ, шестой щ выход — ко входу установки в нуль регистра памяти, седьмой выход — ко вторым входам второго блока переноса кода, восьмой выход — ко входу установки в нуль первого счетчика.

2. Адаптивный преобразователь по

I п.1,отличающийся тем,что, блок управления выполнен на пяти триггерах,трех формирователях импульсов, двух элементах И,пяти элементах ИЛИ и четырех элементах задержки, причем первый вход блока управления соединен со счетным входом первого триггера, единичный выход которого через первый формирователь импульсов подключен ко входу первого элемента задержки, выход которого подключен к единичному входу второго триггера, нулевым входам третьего и четвертого триггеров и ко второму выходу блока управления, зю первый выход которого соединен с выходом первого формирователя импульсов, нулевой выход первого триггера подключен ко входу второго формирователя импульсов, выход которого соединен со входом второго элемента задержки, выход второго элемента задержки подключен к единичному входу пятого триггера, нулевому входу второго триггера и к первому входу первого элемента ИЛИ, второй вход которого соединен с первым входом второго элемен34 14 та ИЛИ и третьим входом блока управления, второй вход которого соединен со вторыми входами второго, третьего и пятого элементов ИЛИ, с нулевыми входами первого и пятого триггеров, единичный выход пятого триггера соединен с четвертым выходом блока управления, третий выход которого соединен с единичным выходом второго триггера, выход первого элемента ИЛИ подключен к первому входу первого элемента И и к единичному входу третьего триггера, единичный выход которого подключен к первому входу второго элемента И, второй вход которой соединен с четвертым входом блока управления, пятый выход которого соединен с выходом второго элемента ИЛИ, выход второго элемента И подключен к единичному входу четвертого триггера, единичный выход которого подключен ко второму входу первого элемента И, выход которого подключен к первому входу третьего элемента ИЛИ, через третий элемент задержки — к первому входу четвертого элемента ИЛИ, а через четвертый элемент задержки — к первому входу пятого элемента ИЛИ, выход которого соединен с восьмым выходом блока управления, седьмой выход которого соединен с выходом четвертого элемента ИЛИ, второй вход которого через третий формирователь импульсов соединен с единичным выходом пятого триггера, а шестой выход блока управления соединен с выходом третьего элемента ИЛИ.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М -443479, кл. Н 03 К 13/20, 1974 (прототип).

8б6734

Составитель А. Кузнецов

Редактор О. Половка ТехредЛ,Пекарь Корректор Н. Швыдкая

Заказ 8100/80 Тираж 991 Подписное

ВНИИПИ Государственного комитета СССР ло делам изобретений и открытий!!3035, Яосква Ж-35, Раушская наб.> ц. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4