Цифровой фазометр

 

(72) Авторы изобретения

В.Е. Волегов и В.А. Комаров (7t) Заявитель (54) ЦИФРОВОЙ ФАЗОМЕТР

Изобретение относится к радиоизмерительной технике и может найти. применение в радиоприемных устройствах радиолокации и радионавигации.

Известен цифровой фазометр, используемый в радиоизмерительной технике Г33 °

Недостатком этого фазометра является то, что при измерении фазы на высоких частотах невозможно измерить временные сдвиги фазы меньшие, чем период частоты следования счетных импульсов. Повышение частоты следования импульсов, а также уменьшение их длительности, влечет за собой необходимость применения высокочастотных счетчиков импульсов — сложных, дорогих и малонадежных приборов.

Наиболее близким по технической сущности к предлагаемому является цировой радиоимпульсный фазометр с постоянным измерительным временем, содержащий первыи и второй детекторы нулевых значений сигналов, измерительный триггер, блок совпадений, времязадающий блок совпацений, генератор счетных импульсов и два амплитудных детектора. Фазовые импуль5 сы, сформированные с помощью детекторов нулевых значений сигналов и измерительного триггера, так, что длительность импульсов. пропорциональна разности фаз, в блоке совпадений эа10 полняются счетными импульсами и на интервал времени подаются на счетчик импульсов через времяэадающий блок совпадений, с помощью которого определяется фазовый сдвиг сигналов Г23.

Недостатком устройства является невозможность измерения разности фаз при фазовом импульсе меньшим (по длительности) периода час оты следования счетных импульсов, поступающих с генератора. При измерении фазовых сдвигов на частотах, например 10 МГц, с точностью 3 частота счетных импульсов должна быгь в 360 раэ выше, т.е, 3600 ИГц. 1 еализациЯ счетчиков импульсов на такие частоты весьма сложна и требует больших затрат.

Цель изобретения - расширение диапазона рабочих частот.и повышение точности измерения.

Поставленная цель достигается тем, . что в цифровой фазометр, содержащий первый и второй усилители-ограничители, последовательно соединенные через первый и второй детекторы с первым и вторым входами триггера фазы соответственно, и счетчик импульсов, введены линия задержки, устройства уменьшения и увеличения длительности импульса, формирователь> селектор, усилитель, первый и второй коммутаторы, дополнительный счетчик импульсов, триггер периода, арифметический и управляющий блоки, причем выходы триггеров фазы и периода соединены с первым входом селектора и с последовательно соединенными между собой в кольцо устройством уменьшения длительности импульса, линией задержки, усилителем и устройством увеличения длительности импульса, кроме того, выход усилителя через формирователь подключен ко нторому входу селектора и ко входу второго коммутатора, выходы которого подсоединены ко входам счетчиков импульсов, а выходы счетчиков подключены к соответствующим входам арифметического блока, при этом вход триггера периода подсоединен к первому входу триггера фазы, а выходы первого коммутатора подключены ко входам перного и второго усилителей-ограничителей, причем синхрониэирующие входы триггеров, управляющие входы коммутаторов и арифметического блока подключены к соответствующим выходам управляющего бло ка, вхоц которого подключен к выходу. селектора.

На чертеже представлена блок-схема цифрового фазометра.

Цифровой фазометр содержит первый коммутатор 1, усилители-ограничители

2 и 3, первый и второй детекторы 4 и 5, триггер 6 фазы, устройство 7 уменьшения длительности импульса, линию 8 задержки, усилитель 9, устройство 10 увеличения длительности импульса,. формирователь 11, селектор 12., второй коммутатор 13, первый и второй счетчики 14 и 15 импульсов триггер 16 периода, арифметический

68627 ф блок 17 и блок 18 управления. В качестве формирователя 11 может быть использован фантастрон, с выхода которого поступают импульсы одинаковой длительности, не зависящей от дли10 l5

40 ф5

55 тельности запускающего фантастрон импульса.

Устройства 7 и 10 уменьшения и увеличения длительности импульса могут быть выполнены, например, в виде транзисторных каскадов, находящихся в исходном состоянии для уменьшения длительности импульса в режиме насьпцения, а для увеличения длительности иимпульса — в режиме отсечки. Эффект уменьшения длительности достигается благодаря тому, что транзистор находящийся в режиме глубокого насыщения, после прихода запирающего импульса запирается с запаздыванием на время . . которое необходимо на рассасывание неосновных носителей н базе транзистора. Следовательно, передний фронт импульса на выходе устройства 7 уменьшения длительности появляется с запаздыванием на время Г . Если транг. зистор находится н исходном состоянии в режиме отсечки, то входной отпирающий имнульс переводит транзистор в режим насыщения и транзистор запирается после окончания импульса только через время Yp, необходимое для рассасывания основных носителей.

Таким образом, длительность импульса увеличивается на Тр .

Фаэометр рабогает следующим образом.

С выходов коммутатора 1 входные сигналы подаются на усилители-ограничители 2 и 3. Усиленные и ограниченные сигналы поступают на детекторы

4 и 5> которые выбирают импульсы, соответствующие моментам перехода входных сигналов через нулевые значения. При этом формируются импульсы, соответствующие только тем нулевым значениям, при которых входное напряжение переходит от положительного lIQ лупериода к отрицательному, т.е. через промежутки времени, соответствующие периоду входного напряжения.

Эти импульсы поступают на входы измерительных триггеров 6 и 1б фазы и периода. После прихода на синхрониэирующий вход триггера б синхронизирующего импульса на его выходе появляется импульс, длительность которого ранка фазоному сдвигу между входными сигналами.

68627

Этот импульс поступает одновременно на вход устройства 7 уменьшения длительности импульсов и на первый вход селектора 12, на выходе которого появляется импульс, поступающий на вход управляющего блока 18, а последний вырабатывает сигнал, запрещающий работу измерительных триггеров. На выходе устроства 7 уменьшения длительности импульса появляется импульс длительность которого меньше на Гр„.

Этот укороченный импульс поступает на вход линии 8 задержки, в которой он задерживается на время,, большее или равное длительности периода исследуемого сигнала. Затем импульс через усилитель 9, который компенсирует потери по амплитуде в линии задержки, поступает на вход устройства 10 увеличения длительности импульса, где импульс увеличивается по длительности на величину ьр . При ьр ) и 1

7< р на выходе устройства 10 увеличенйя длительности импульса, импульс уменьшается на величину равную йТ =

=7р — ьр и поступает на вход устрой1 ства 7 уменьшения длительности импульса. Затем цикл работы повторяется.

B следующем цикле длительность импульса еще раз укорачивается, при этом он меньше на 2 k . После и циклов длительность измеряемого импульса (7 - n ь 7 (7p„) меньше величины

tp„. При этом с выхода устройства 7 уменьшения длительности импульса импульс не сможет появиться. В каждом цикле импульс с выхода усилителя 9 поступает на вход формирователя ll который вырабатывает счетный импульс, длительность которого меньше или равна времени задержки в линии 8 задержки. Счетные импульсы поступают на второй вход селектора !2 длительности, который запрещает срабатывание триггеров 6 и 16. Одновременно счетные импульсы поступают на вход второго коммутатора 13, с одного из выходов которого они поступают на счетный вход первого счетчика 14, подсчитывающего количество циклов прохождения импульса, несущего информацию о фазе по кольцу устройств 7-10. Если по истечении времени равного на втором входе селектора 12 длительности импульс не появляется, а на выходе селектора 12 длительности появляется импульс, который поступает на вход управляющего блока 18, который вырабатывает импульс синхронизации, постуб пающий на синхрониэирующий вход триггера 16 периода, и управляющий импульс — на второй коммутатор !3. Последний подключает вход второго счетчика 15 к выходу формирователя 1.1.

При поступлении импульса на синхронизирующий вход триггера 16 периода последний вырабатывает импульс, длительность которого равна периоду, 10 исследуемого сигнала. Этот импульс поступает на вход устройства 7 уменьшения длительности импульса и начинаются циклы измерения длительности импульса периода 7п . Они отличаются от процесса измерения длительности импульса фазы тем, что счетные импульсы, соответствующие количеству циклов измерения, фиксируются счетчиком 15.

В момент окончания измерения длительности Тп на выходе селектора 12 длительности появляется второй импульс, который поступает на вход блока 18 управления, вырабатывающего сигнал управления на вход арифметического блока 17, и синхронизирующий импульс, поступающий на синхронизирующий вход триггера 6 фазы. Если сдвиг фазы между опорным и измеряемыми сигналами меньше.полупериода опорного сигнала, 30 управляющий блок вырабатывает импульс, который поступает на управляющий вход первого коммутатора 1, который меняет входы сигналов на измерительных триггерах. При этом происходит измерение сдвига фаэ равного

О

360 - Ч . После измерения периода. опорного сигнала и сдвига фаз арифметическое устройство 17 производит oneи рацию ч= — где и и m — число циклов

\Ъ при измерении длительности импульсов

40 триггеров фазы и периода соответственно.

При этом арифметический блок определяет отсчет угла сдвига фазы в градусах. Так как измерение длительности 5 импульса сдвига фазы и длительности периода сигналов производится одной и той же цепью, т.е. с одинаковой погрешностью, величина ее полностью .исключается прн выполнении арифмети50 ческой операции.

Благодаря формированию счетных импульсов длительностью 0,5 Т

l мкс, счетчики выполнены низкочастотными до 10 МГц н: широко npuss меняемых микросхемах серии 155. Величина уменьшения длительности дт

=+p — L,р0 регулируется в широких пределах от десятков микросекунд до

86862 долей наносекунды на широко применяемых транзисторах типа ИП10Б и

2П902А. При этом длительность импульса формирователя 11 устанавливается равной 1 мкс при д Г = 0,5 нс.

Таким образом, получена возможность измерять сдвиг фазы радиоимпульсов с частотой заполнения .50 ИГц с точностью до 1 .с применейием широко применяемых дешевых радиоэлементов.

Формула изобретения

Цифровой фазометр, содержащий пер" вый и второй усилители-ограничители последовательно соединенные через первый и второй детекторы с первым и вторым входами триггера фазы соответственно, и счетчик импульсов, отличающийся тем, что, с целью расширения диапазона рабочих частот и повышения точности измерения, в фазометр введены линия задержки, устройства уменьшения и увеличения длительности импульса, формирователь, селектор, усилитель, первый и второй коммутаторы, дополнительный счетчик импульсов, триггер периода, арифметический и управляюший блоки, 7 8 причем выходы триггеров фазы и периода соединены с первым входом селектора и с последовательно соединеннымн между собой в кольцо устройством уменьшения длительности импульса, линией задержки, усилителем и устройством увеличения длительности импульса, кроме, того, выход усилителя через формирователь подключен ко второму входу селектора и ко входу второго коммутатора, выходы которого поцключены ко входам счетчиков импульсов, а выходы счетчиков подсоединены к соответствующим входам арифметического блока, при этом вход триггера периода подсоединен к первому входу триггера фазы„ а вцходы первого коммутатора подключены ко входам первого и второго усилителей-ограничителей, причем синхрони", .-z.ó;:=t-ÿå входы триггеров, управляющие входы коммутаторов и арифметическо" î блока подключены к соответствующим ь..лходам управляющего блока, вход которого подключен к выходу селектора, Источники информации, принятые во внимание при экспертчэе

1. Авторское свидетельство СССР

0 465598, кл. G 01 R 25/00, 1975.

2. Авторское свидетельство СССР

11 - 585456„ кл. С Ol и 25/ОО, 1977.

BHHHIIH Заказ 8317/65 Тираж 735 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4