Мультиплексный канал

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДВТЕЛЬСТВУ (iii 868743

Союз Советских

Сециалистичееииа рвс убпи (61) Доиолиительное к авт. свид-ву— (22) Заявлено 03.01.80 (21) 2865438/18.24 с присоединением заявки %в (28) Приоритет— (5l)M. Кл.

G 06 F 3/04

9еударатвнаый квинтет

CCCP яе аваам нэебретеннй и открытки

Опубликовано 30.09.81. Бюллетень М 36

Дата опубликования описания 30.09.81 (53) УДК 681.325 (088.8) Ю. Н. Мельник, Б. И. Бочин, Л. П. Лобанов, А. А. 31атьйпов;"

Л. С. Илыщкая и М. Б. Любовная (72) Авторы, изобретения (71) Заявитель (54) МУЛЬТИПЛЕКСНЫЙ КАНАЛ

Изобретение относится к цифровой вычисли тельной технике, в частности к организации структур мультиплексных каналов, и может быть использовано для ввода-вывода информации в цифровых вычислительных системах. с

Известны мультиплексные каналы, содержащие регистр командного слова, регистр agpeca нового командного слова, модификатор. адреса, регистр залросов, дешифратор адреса внешнего устройства, шифратор адреса командного сло10 ва, схему управления, шины передачи управляющих сигналов и информационные шины. Функционирование такого канала происходит парал-. лельно с работой центрального процессора и за. ключается в приеме командных слов н. управления обменом данных между внутренней пь мпъю цифровой вычислитеяыюй машины (ЦВМ) и бопыпим количеством внешних устройств, работающих одновременно. Командные слова, полученные as внутренней памяти UBM, пришiмаются в память устройства "Мультиплексиый канал", которое содержит код операции, номер индикатора прерывания программы центрального процессора при окончании обмена, счетчик . количества обменов и: указывает область памяти, используемую при обмене. При каждом однократном — обмене происходит модификация ко личества обменов и текущего адреса данных.

Завершение операции ввода-вывода вызывает прерывание программы центрального процессора (1). °

Недостатком этих каналов является низкая пропускная способность.

Наиболее близким к предлагаемому по технической сущности является мультиплексный канал, содержащий блок для обработки команд центрального процессора, вход которого соединен с первым входом устройства, регистр связи с центральным процессором, первый вход которого соединен с первым выходом блока для обработки команд центрального процессора, второй вход — co вторым входом устройства, регистр разрешения запросов, дешифратор номера внешнего устройства, вход которо. го соединен с первым выходом регистра связи с центральным процессором, а выход — со входом регистра разрешения запросов, регистр запросов, вход которого соединен с третьим входом устройства, шифратор адреса внешнего устройства., блок для анализа приоритетов, пер-. вый вход которого соединен со вторым выходом блока для обработки команд центрального процессора, второй вход — с выходом регистра запросов, третий вход — с выходом регистра разрешения запросов, а вьиод — со входом шифратора адреса внешнего устройства, коммутатор адресов обращения к памяти устройства, первый вход которого соединен с выхо- щ дом шифратора адреса внешнего устройства, второй вход — с первым вьиодом регистра связи с центральным процессором, а выход— с первым выходом устройства, модификатор, формирователь адресов размещения данных . во внутренней памяти, регистр командного слова, первый вход которого соешнен с четвертым входом устройства, первый выход через формирователь адресов размещения данных соединен со вторым выходом устройства, второй выход — с третьим вьиодом устройства и третьим входом коммутатора адреса обращения к памяти устройства, третий выход через модификатор соединен со вторым входом регистра командного слова, четвертый выход последнего соединен с четвертым выходом устройства, коммутатор командных слов, первый вход которого соединен со вторым выходом регистра связи с центральным процессором, второй вход — с третьим выходом регистра командного слова, а вьиод — с пятый выхо5О дом устройства, селектор, регистр данных, первый вход которого соединен со вторым входом устройства, второй вход — с пятым входом устройства, а выход через селектор— с шестым и седьмым выходами устройства {23. 35

Недостаток известного мультнплексного канала заключается в его невысокой пропускной способности, что обусловлено поочередным использованием входных и выходных информационных шин связи устройства с внутренней памятью ЦВМ, работающей в режиме расслоения обращений, с одной стороны, н внешними устройствами, с другой стороны, так как обслуживание запросов внешних устройств органи. зовано последовательно и передача данных в 45 каждый .юмент времени идет только в данном направлении. ,I

Цель изобретения — повышение пропускнои

1 способности мультиплексного канала.

Поставленная цель достигается тем, что в

50 мультиплексный канал, содержащий блок дешифрации команд центрального процессора, вход которого соединен с первым входом канала, регистр связи с центральным процессором, первый вход которого соединен с первым 55 выходом блока дешифрации команд центрального процессора, второй вход — со вторым входом канала, регистр разрешения запросов, .868743 4 дешифратор номера внешнего устройства, вход которого соединен с первым выходом регистра связи с центральным процессором, а выходсо входом регистра разрешения запросов, регистр запросов, вход которого соединен с третьим входом канала, блок приоритетов, первый вход которого соединен со вторым выходом блока дешифрации команд центрального процессора, второй вход — с выходом регистра запросов, третий вход — с выходом регистра разрешения запросов, а выход — со входом шифратора адреса внешнего устройства, коммутатор адресов обращения к памяти канала, первый вход которого соединен с вь1хо/ дом шифратора адреса внешнего устройства, второй вход — с первым выходом регистра связи с центральным процессором, а выход— с первым выходом канала, первый регистр командного слова; первый вход которого соединен с четвертым входом канала, второй вход — с выходом блока модификации, первый выход через первый формирователь адpecos размещения данных во внутренней памяти — co вторым выходом канала, второй выход — с третьим входом коммутатора адpecos обращения к намяти канала и третьим выходом канала, коммутатор командных слов, первый вход которого соединен со вторым выходом регистра связи с центральным процессором, второй вход — с третьим выходом первого регистра командного слова, а выход— с четвертым выходом канала, первый регистр лвиных, вход которого соединен со вторым входом канала, а выход — с пятым выходом канала, введены второй регистр командного слова, регистр направчения передачи информации, второй регистр данных, коммутатор, второй формирователь адреса размещения данных во внутренней памяти и коммутатор номера индикатора прерывания программы центрального процессора, причем первый вход регистра направления передачи информации соединен с третьим выходом регистра связи с центральным процессором, второй вход — с выходом дешифратора номера внешнего устройства, а выход — с четвертым входом блока приоритетов, первый вход второго регистра командного слова соединен с четвертым входом канала, первый вьиод через второй формирователь адресов размещения данных во внутренней памяти — с шестым выходом канала, второй выход — с четвертым входом коммутатора ацресов обращения к памяти канала и седьмым выходом канала, третий выход — с трепим входом коммутатора командных слов и. с первым входом коммутатора, второй вход которого соединен с третьим выходом первого регистра командного слова, выход коммутатора соединен со входом блока модификации, 86 выход которого соединен со вторым входом второго регистра командного слова,. первый и второй входы коммутатора номера йндикатора прерывания программы центрального процессора соединены соответственно с четвертыми выходами первого и второго регистоов командHoFo слова, а выход — с восьмым выходом канала, вход и выход второго регистра данных соединены соответственно с пятым входом и девятым выходом канала.

На фиг. 1 изображена блок-схема мультиплексного канала; на фиг. 2. — структура командного слова.

Мультиплексный канал содержит входы 1 — 5 канала, выходы б — 14 канала, блок 15 дешифрации команд центрального процессора со входом 16 и выходами 17 и 18, регистр 19 связи с центральным процессором со входами 20 и 21 и выходами 22, 23 и 24, первый регистр

25 командного слова со входами 26 и 27 и выходами 28 — 31, второй регистр 32 командного слова со входами 33 и 34 и выходами

35 — 38, регистр 39 запросов со входом 40 и выходом 41, дешифратор 42 номера внешнего устройства со входом 43 и выходом 44, первый формирователь 45 адреса размещения данных во внутренней памяти со входом 46 и выходом 47, коммутатор 48 со входами 49 и 50 и выходом 51, второй формирователь

52 адреса размещения данных во внутренней памяти со входом 53 и выходом 54, регистр

55 направления передачи информации со входами 56 и 57 и выходом 58, регистр 59 разрешения запросов со входом 60 и выходом 61, блок 62 модификации со входом 63 и выходом 64, блок 65 приоритетов со входами бб69 и выходом 70, первый регистр 71 данных со входом 72 и выходом 73, коммутатор 74 . номера индикатора прерывания программы прнтрального процессора со входами 75 и 76 и выходом 77, второй регистр 78 со входом

79 и выходом 80, шифратор 81 адреса внешнего устройства со входом 82 и выходом 83, .коммутатор 84 адресов обращения к памяти устройства со входами 85 — 88 и выходом 89, коммутатор 90 командных слов со. входами

91, 91 и 93 и выходом 94.

Структура командного слова включает поля: направление 95 передачи данных, номер 96 внешнего устройства, номер 97 индикатора прерывания программы центрального лроцессора, счетчик 98 количества обменов, необходимых для завершения обмена, счетчик 99 адресов и начальный адрес 100 размещения данных во внутренней памяти ЦВМ.

Мультиплексный канал работает следующим образом.

Работа канала инициируется командой ".прием командного слова", поступающей из памяти

8743 6 центрального процессора на вход б;шка 15, с выхода 17 которого в регистр 19 поступает сигнал приема командного слова, разрешая прием его из внутренней памяти через вход 2.

Запись командного слова в память канала осуществляется следующим образом. Номер внешнего устройства, одновременно являющийся адресом размещения командного слова в памяти, с выхода 22 регистра 19 поступает на о вход 86 коммутатора 84 и далее в память с выхода 6. Вслед эа передачей адреса в память. передается командное слово, которое с выходя 23 регистра 19 поступает на вход 91 коммутатора 90 и затем на выход 9. Во время

15 записи командного слова работа блока 65 блокируется сигналами, поступающими с выхода

18 блока 15.

Наличие в памяти канала командного слова для некоторого внешнего устройства индицируется соответствующим разрядом регистра 59, 20 который возбуждается сигналами, поступающими на его входы с дешифратора 42. Направление передачи информации для некоторого внешнего устройства индицируется соответствующим разрядом регистра 55, который возбуждается

25 сигналами, поступающими íà его входы с выхода 24 регистра 19 и сигналами с выхода де-. шифратора 42.

Реализация запросов внешних устройств на обмен данных между каким-либо внешним уст30 ройством и внутренней памятью UBM осуществляется в следующей последовательности.

Запросы внешних устройств на обмен данных поступают в регистр 39. При наличии сигнала разрешения запроса блок 65 пропускает старший запрос на ввод (вывод) информации, который затем поступает на шифратор 81. С выхода 83 последнего адрес размещения командного слова в памяти поступает на вход 85 коммутатора 84, с выхода которого — в память мультиплексного канала. По этому адресу из памяти канала на регистр 25 (32) по входу 26 (33) читается командное слово. которое управляет вводом (выводом) данных. После этого блок 65 пропускает старший запрос на вывод (ввод) ин45 формации. Командное слово, соответствующее этому запросу, из памяти канала поступает на вход 4 и далее на регистр 25 (32).

Недобходимые для формирования адресов размещения данных во внутренней памяти по50 ля 99 и 100 поступают на формирователи 45 и 52, с выходов которых адреса параллельно поступают в различные блоки памяти ЦВМ: с выхода 7 — для ввода информации, а с выхода 11 — для вывода информации.

Обмен данных происходит следующим образом. При записи данных во внутреннюю память

ЦВМ информация от внешнего устройства, номер которого с выхода 29 регистра 25 посту8б8743 8

S5, i на выход 8 и далее к внешнему устройству, поступает на вход 5, а, затем через регистр 78 — на выход 14 {во внутреннюю память ЦВМ). При чтении данных прочитанная из внутренней памяти информация поступает на вход 2 и далее через регистр 71 и выход

10 — к внешнему устройству, номер которого поступает с выхода 36 регистра 32 на выход12

После завершения обмена данных выполняются модификации командных слов. С выходов 30 и 37 регистров 25 и 32 поля 98, 99 поступают на входы коммутатора 48 и далее поочередно на блок 62. По окончании модификации новые значения этих полей записываются в регистры 25 и 32 по входам 27 и 34 соответственно, а затем командные слова через входы 92 и 93 коммутатора 90 паслсдовательно записываются в память канала по адресам, хранящимся в полях 96 командных слов и поступающим с выходов 29 и 36 регистров 25 и 32 через коммутатор 84 в память мульти плексного канала.

В случае, когда обмен данных завершен полностью и состояние поля 98 равно нулю, производится выдача номера индикатора прерывания программы центрального процессора. Поля

97 каждого командного слова поступают на коммутатор 74 и далее с выхода 13 в цент- ральный процессор.

Таким образом, нри равенстве интенсивностей потоков запросов внешних устройств, работающих на запись и чтение, предлагаемый мульпшлексный канал по сравнению с известным позволяет увеличип пропускную способ ность. Это обусловлено тем, что в нредлагаемом канале в установившемся режиме одновременно ведется работа по двум командным словам, тогда как в известном в каждый момент времени работа ведется только по одному командному слову.

Формула изобретения

Мультиплексный канал, содержащий блок дешифрации команд центрального процессора, вход кот"рого соединен с первым входом канала, регистр связи с центральным процессором, первый вход которого. соединен с первым выходом блока дешифрации команд центрального процессора, второй вход — со вторым входом канала, регистр разрешения запросов, дешифратор номера внешнего устройства, вход которого соединен с первым выходом регистра связи с центральным процессором, а выход— со входом регистра разрешения запросов, регистр запросов, вход которого соединен с третьим входом канала, приоритетный блок, первый вход которого соединен со вторым .

25 выходом блока дешифрации команд центрального процессора, второй вход — с выходом регистра запросов, третий вход — с выходом регистра разрешения запросов, а выход — со входом шифратора адреса внешнего устройства, коммутатор адресов обращения к памяти канала, первый вход которого соединен с выходом шифрйтора алвеса внешнего устройства, второй вход — с первым выходом регистра связи с центральным процессором, а выход— с первым выходом канала, первый регистр командного слова, первый вход которого соединен с четверты к входом канала, второй вход— с выходом блока модификации, первый sNход через первый формирователь адресов размещения данных во внутренней. памяти— со вторым выходом канала, второй выход— с третьим входом коммутатора адресов обращения к памяти канала и третьим выходом канала, коммутатор командных слов, первый выход которого соединен со вторым выходом регистра связи с центральным процессором, второй вход — с третьим выходом первого регистра командного слова, а выход — с четвертым выходом канала, первый регистр данных, вход которого соединен со вторым входом канала, а выход — с пятым выходом канала, о т л и ч а ю щ и и е я тем, что, с целью повышения пропускной способности канала, в него введены второй регистр комащевго csosa, регистр направления передачи информащк, второй регистр данных, коммутатор, второй фор. мирователь адреса размещения данных во внутренней памяти и коммутвтор номера индикатора прерывания программы центрального процессора, причем первый вход регистра иаправ- ленин нередачи информации соединен с третьим выходом регистра связи с центральным процессором, второй вход — с выходом дешифpampa номера внешнего устройства, а выход— с четвертым входом приоритетного блока, первый вход второго регистра командного слова соединен с четвертым входом канала, первый выход через второй формирователь адресов размещения данных во внутренней памяти— с шестым. выходом канала, второй выход— с четвертым входом коммутатора адресов обращения к памяти канала и седьмым выходом канала, третий выход — c третьим входом коммутатора командных слов и с первым входом коммутатора, второй вход. которого соединен с третьим выходом первого регистра командного слова, выход соединен со входом блока модификации, выход которого соединен со вторым входом второго регистра командного слова, первый и второй входы коммутатора номера индикатора нрерываиия программы центрального процессора соединены соответственно с четвертыми выходами первого и второго ре9 (Р . 1, Составитель В. Вертлиб

Редактор М. Митровка Техред М. Реннеру Корректор М. Коста.

Заказ 8329/70 Тираж 748

ВЦИИПИ Государственного комитета СССР по делам изобретений и открытий

)13035, Москва, Ж-35) Раушская наб., I. .4,5 гистров командного слова, а выход — с вось мым выходом канала, вход и выход второго регистра данных соединены соответственно с пятым входом и девятым выходом канала.

Источники информации, пуииятые во внимание прн экспертизе

868743

Карцев М. А. АРхитектУРа ЦВМ. Ме На» ука", 1978, с. 265-268.

2. Авторское свидетельство СССР.:

5 У 495659, кл. G 06 F 3/04, 1973 (прототип) .