Аналого-цифровой преобразователь

 

Союз Советскнк

Соцналнстнческнх

Республнк

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ (61) Дополнительное к авт. свид-еу— (22) Заявлено 201278 (2t) 2699736/18-21 с присоединением заявки ¹ (23) Приоритет

Опубликовано 300981. Бюллетеиь № 36

Дата опубликования описания 300981 (51) М К„э

H 03 K 13/12

Государствеккый комитет

СССР по делам изобретений и открыткй (53) УДК 681.325 (088.8) Г

/: . т (72) Автор изобретения

Э.И. Макаров

1

Уральский ордена Трудового Красного Знамени политехнический институт им. С.М. Кирова (71) Заявитель (54 ) АНАЛОГО-ЦИФРОВОИ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к вычислительной и цифровой измерительной технике.

Известен аналого-цифровой преобразователь Mill, содержащий в каждом разряде схему сравнения, цифровое управляемое сопротивление и перекидные транзисторные ключи, триггер с раздельными импульсными входами, схе- 1 ьы И, входы которых соединены с выходами схем сравнения и триггера, а выходы соединены со входами схем

ИЛИ в последующих младших разрядах, генератор тактовых импульсов и схемы

И для считывания кода в кодовые шины числа $1J .

Недостатки данного АЦП вЂ” низкая помехоустойчивость к импульсным помехам, большая погрешность считывания, малое быстродействие . 20

Цель изобретения - повышение надежности, быстродействия, точности считывания и технологичности в интегральном исполнении.

Поставленная цель достигается тем, что в аналого-цифровой преобразователь, содержащий в каждом разряде элемент сравнения, триггер, первые элементы ИЛИ, содержащий также за исключением старшегю разряда, первые 30 элементы И, первый и второй входы каждого из которых. соединены с выходами схемы сравнения и триггера, а выходы соединены со входами первых элементов ИЛИ, выходы которых соединены с первыми и вторыми входами триггеров, третьи входы которых соединены с шиной "Установка в ноль", вторые элементы И, первые входы которых соединены с выходами триггеров, цифровые управляемые сопротивления и ключи, управляющие входы которых соединены с выходами триггеров предыдущих разрядов, а выходы — с шиной опорного напряжения, общей шиной и цифровыми управляемыми сопротивлениями, введены в старший разряд третьи элементы И, в младший разряд — элемент ИЛИ-НЕ, во все разряды, кроме старшего, — четвертые элементы И и вторые элементы ИЛИ, дополнительный триггер, пятый элемент И, третий элемент ИЛИ, при этом входы третьих элементов И соединены с выходами триггера и элемента сравнения старшего разряда, а выходы соединены с входами элемента ИЛИ старшего разряда, входы четвертых элементов И каждого разряда соединены с выходами триггера и элемента сравнения, а выходы соеди869021

d0 иены с входами вторых элементов ИЛИ, выходы которых соединены со входами пятого элемента И, выход которого соединен с первым входом дополнительного триггера, первый выход которого соединен с третьими входами, первых элементов И, а второй выход — co входом пятого элемента И, выходы первых и третьих элементов И соединены со входами третьего элемента ИЛИ, выход которого соединен со вторым входом дополнительного триггера, выходы первых элементов И младших разрядов соединены с входами элемента ИЛИ-НЕ, выход которого соединен со вторыми входами вторых элементов И.

На чертеже представлена функцио- 15 нальная схема предлагаемого АЦП на пять двоичных разрядов.

Аналого-цифровой преобразователь содержит триггеры 1 с раздельными по- тенциальными входами (регистр выходно-Щ го кода), дополнительный триггер 2, шину 3 "Установка в 0" триггеров, цифровые управляемые сопротивления 4, прямой 5 и инверсный б. выходы триггеров, перекидные транзисторные ключи

7, шину 8 "Земля", элемент 9 сравнения, прямой 10 и инверсный 11 выходы схем сравнения, элементы ИЛИ 12 и 13, входы триггеров 14 и 15, элементы И 16 и -17, элемент ИЛИ 18 на восемь входов, шину 19 опорного напряжения (U ), элементы И 20 и 21 на два входа, элемент ИЛИ 22, элемент

И 23, шины 24 выходного кода, элементы И 25 и 26, элемент ИЛИ-НЕ 27.

Устройство работает следующим образом.

В исходном состоянии (U 0) триггеры 1 и 2 установлены в состояние "О" сигналом по шине 3. Уровень эталонного напряжения (U э ) на выхо- 4Q де цифровых управляемых сопротивле- ний (ЦУС) 4 в каждом разряде соответствует весу разряда и формируется под действием управляющих сигналов с по-, тенциальных выходов 5 и б триггеров

1 предшествующих разрядов, подключающих с помощью соответствующих ключей 7 сопротивления к шине "Земля * 8.

Уровнями квантования сигнала

Ох (t) в процессе преобразования для данного АЦП являются четные U Sq

= Лч Ra и нечетные ОВх - " (2a+1) где а = 0,1,2,...,15, h — шаг квантования по уровню.

При U aÄ = Ь „(2a+1) факт равенств@ уровня эталонного напряжения 55

U q и U yx фиксируется элементом 9 сравнения в младшем разряде.

С увеличением U q со скоростью, не превышающей шага квантования в одном такте преобразования п, сигнал "1" с выхода 10 элемента 9 сравнения, соответствующий U е„ U 9 после завершения переходных процессов в элементе 9 сравнения (g) поступает на вход элемента И 17, подготовленного по.двум другим входам сигналами "1" с выходов 6 триггера 1

1 младшего разряда и триггера 2. С выхода элемента И 17 (q ) сигнал проходит элемент ИЛИ 12 (<

При убывании U сигнал "1" с выхода 11 элемента 9 сравнения, соответствующий 0эхс U поступает на вход элемента И 16, подготовленный по двум входам сигналами "1" с выхода

5 триггера 1 и выхода 6 триггера 2.

С выхода элемента И 16 сигнал проходит элемент ИЛИ 13 и переключает триггер 1 младшего разряда в состояние "1", а затем и на выходе элемента И 16 устанавливается сигнал "0" и триггер 1 переходит в режим хранения информации.

Суммарная продолжительность процесса преобразования на нечетных уров— нях квантования определяется соотношением =б+Г +О +7 пр з т ".а+

rae л =ь,м

При Uii„= h<. 2а факт равенства уровня эталонного напряжения U и U>z фиксируется схемой 9 сравнения в

i-ом разряде (iw1).

С увеличением Ug с аналогичной скоростью изменения при достижении значения U > = 0; в l -ом разряде сигнал "1" с выхода 10 элемента 9 сравнения после окончания переходных процессов (9) подается на вход элемента И 17, подготовленного по двум другим входам.

С выхода элемента И 17 (т „ ) сигнал "1" параллельно проходит элемент

ИЛИ 12 () в i-ом разряде, элемент

ИЛИ 13 в последующих младших разрядах по цепи сквозного распространения сигнала возбуждения и элемент ИЛИ 18 (7 -=, =Т, >После окончания переходных процес- . сов в триггерах 1 (ь „) устанавливается код результата преобразования во всех разрядах практически одновременно: в i-ом разряде "1", а в последующих младших — "0". Триггер 2 устанавливается в состояние "1" и сигнал

"0" с его выхода 6 поступает на входы элементов И 16 и 17. Триггеры 1 и 2 переходят в режим хранения информации до установления кода на выходах 10 и 11 элементов 9 сравнения в младших, по отношению к 1 -му разрядах, совпадающего в одноименных разрядах с кодом на соответствующих выходах 5 и 6 триггера 1.

869021

Под действием сигналов с выходов

5 и .б триггера 1 i-го разряда соответствующие ключи 7 подключают резисторы в ЦУС 4 в младших по значимости разрядах к шине 00 19 (ь 1). Одйовременно ключи 7, управляемые с выходов

5 и б триггеров 1 каждого последующего после i --ro разряда, подключают резисторы в ЦУС 4 младших по значимости разрядов к шине "Земля" 8. уровень

1эталонного напряжения на выходе ЦУС изменяется за время 7„.

Элементы 9 сравнения в младших по отношению к i-му разрядах фиксируют превышение уровня эталонного напряжения входного сигнала (u„ u „ ). Однако элементы И 16 в этих разрядах по 1Ъ двум входам не подготовлены сигналом "О" с выхода 5 триггера 1 и с выхода 6 триггера 2, и сигнал "1" с выходов 11 элементов 9 сравнения не изменяет состояние триггеров 1 по Щ цепям сквозного распространения сигнала возбуждения.

После окончания переходных процессов в элементах 9 сравнения соответствие сигнала "1" на выходе 10 элемента 9 сравнения и на выходе 5 триггера 1 в i -ом разряде выявляется элементом И 20, а в последующих мпадших разрядах соответствие сигнала "1" на выходе 11 элемента 9 сравнения и на выходе 6 триггера 1 — элементами

И 21. Сигнал "1" с выхода элементов

И 20 и 21 проходит через элемент ИЛИ

22 в каждом разряде и поступает на входы элемента И 23, подготовленного по одному входу сигналом "1" с вы- З хода 5 триггера 2. Сигнал "1" с выхода элемента И 23 переключает триггер 2 по входу 14 в состояние "О".

При убывании Оз„ и при достижении

"Эх Оэт в i-OM Разряде сигнал 1 40 с выхода 11 элемента сравнения 9 подается на вход элемента И 16, подготовленного по двум другим входам сигналом "1" с выходов 6 триггеров 1 и 2. Сигнал "1" с выхода элемента И

16 (ь ь „ ) поступает параллельно на элемент ИЛИ 13 в i--ом разряде, элемент ИЛИ 12.в последующих младших разрядах и элемент ИЛИ 18. Под действием сигнала "1" с выхода этих элементов

s триггерах 1 регистра устанавливается код, эквивалентный значению входного сигнала 0 „, в i-oM разряде "0", а s последующих мпадших разрядах

"1". Триггер 2 устанавливается s состояние "1". Сигнал "О" с выхода б З5 триггера 2 поступает на входы элемен- та И 16 и 17, триггеры 1 и 2 переходят в режим хранения информации до окончания переходных процессов в элементах 9 сравнения младших по отноше- g)

/ нию к -му разрядах.

Под действием сигналов с выходов

5 и б триггера i -ro разряда соответствующие ключи 7 подключают резисторы ЦУС 4 в младших по значимости раз- д рядах к шине "Земля" 8. Одновременно ключи 7, управляете сигналами с выходов 5 и 6 триггеров 1 каждого последукщего разряда, подключают резисторы ЦУС 4 в младших по значимости разрядах к шине 19 U>q . Элементы 9 сравнения в младших по отношению к ,i-му разрядах фиксируют .превышение входным сигналом уровня эталонного напряжения (Обк э0эт ) . Сигнал "1" с выхода 10 элемента 9 сравнения в соответствующем разряде поступает на вход элемента 17, на два других входа которого поступают сигналы "0" с выходов 6 триггеров 1 и 2. На выходах элемента И 17 сигнал "О" не изменяется, и триггеры 1 сохраняют свое состояние.

После окончания переходных процессов в элементах 9 сравнения соответствие сигналов "1" на выходе 15 элементов 9 сравнения и на выходе б триггера 1 в 1 -ом разряде выявляются элементом И 21, а в последующих мпадших разрядах соответствие сигнала "1" на выходе 10 элемента 9 сравнения и на выходе 5 триггера 1 — элементами И 20. Сигналы "1" с выходов элементов И 20 и 21 проходят через элемент ИЛИ 22 в каждом разряде и подаются на вход элемента И 23, подготовленного по одному входу сигналом

"1" с выхода 5 триггера 2.

Сигнал "1" с выхода элемента И 23 переключает триггер 2 по входу 14 в состояние "0".

Суммарная продолжительность процесса преобразования на четных уровнях квантования не зависит от числа разрядов AlgI и определяется соотношением (г + +ю» )+ +и

1 4 где "1 = " > n- "<а= " 0 "1y ч1= "<3= "23 ..

Для считывания кода в кодовые шины

24 в каждом разряде сигнал с выхода

5 подается иа один из выходов элемента И 25, а с выхода б на один иэ входов элеьюнта И 26. На другие входы элементов И 25 и 26 подается сигнал

"1" с выхода элемента ИЛИ-НЕ 27. На входы элемента ИЛИ-НЕ 27 подаются сигналы с выходов элементов И 16 и

17 младшего разряда. Считывание кода производится только в те моменты вре-. ни, когда триггер 1 находится в режиме хранения информации, т.е. на выкодах элементов H 16 и 17 сигнал "0". итывание кода с выходов 5 и 6 тригеров 1 регистра, находящихся в режиме хранения информации, полностью исключает ошибки из-за наложения сигнала считывания на переходные процессы в триггерах 1 °

Запаздывание выходного кода в шинах 24 по отношению к началу процесса преобразования определяет динамическую погрешность АЦП и складывается из времени цикла и времени считывания

869021 (> + ч ), Отнесение кода в шинах 24 при регистрации к моменту начала процесса преобразования ввиду постоянства ц+1 ц на различных уровнях квантования позволяет исключить| составляющую динамической погрешности из общей погрешности преобразования.

Введение в схему АЦП триггеров с потенциальными входами, дополнительных логических элементов и новых связей позволяет повысить помехоустойчивость к импульсным помехам, быстродействие, надежность схемы и ее технологичность в интегральном исполнении.

Формула изобретения

Аналого-цифровой преобразователь, . содержащий в каждом разряде элемент сравнения, триггер, первые элементы Щ

ИЛИ, содержащие так-же за исключением старшего разряда, первые элементы И, первый и второй входы каждого из которых соединены с выходами схема сравнения и триггера, а выходы соединены со входами первых элементов ИЛИ, выходы которых соединены с первыми и вторыми входами триггеров, третьи входы которых соединены с шиной "установка в ноль", вторые элементы И, первые входы которых соединены с выходами триггера, цифровые управляеьые сопротивления и ключи, управляющие входы которых соединены с выходами триггеров предыдущих разрядов, а выходы — с шиной опорного напряжения, общей шиной и цифровыми управляемыми сопротивлениями, о т л и ч а ю шийся тем, что„ с целью повышения надежности, быстродействия, точности считывания и технологичности в интегральном исполнении в старший разряд введены третьи элементы И, в младший разряд — элемент ИЛИ-НЕ, во все разряды, кроме старшего — четвертые элементы И и вторые элементы ИЛИ, дополнительный триггер, пятый элемент И, третий элемент ИЛИ, при этом входы третьих элементов И соединены с выходами триггера и элемента сравнения старшего разряда, а выходы соединены с входами элемента ИЛИ старшего разряда, входы четвертых элементов И каждого разряда соединен с выходами триггера и элемента сравнения, а выходы соединены с входами вторых элементов ИЛИ, выходы которых соединены. со входами пятого элемента И, выход которого соединен с первым входом до-. полнительного триггера, первый выход которого соединен с третьими входами первых элементов И, а второй выход — со входом пятого элемента И, выходы первых и третьих элементов И соединены со входами третьего элемента ИЛИ, выход которого соединен со вторым входом дополнительного триггера, выходы первых элементов И младших разрядов соединены с входами элемента ИЛИ-НЕ, выход которого соединен со вторыми входами вторых элементов И.

Источники информации, принятые во внимание при экспертизе

1. Кирпичников В.Н., Макаров Э.П., Чапцов P.Ï. Метод улучшения динамических характеристик аналого-цифрового преобразователя поразрядного сравнения. — "Горный журнал", 1971, 9 9, с. 147-151 (прототип).

869021

Заказ 8355/84 Тираж 991

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент ", г. Ужгород, ул. Проектная, 4

Составитель А. Кузнецов

Редактор Л. Пчелинская Техред С.Мигунова Корректор Н. Швыдкая