Цифровой измеритель интервалов времени

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 151179 (21) 2839450/18-21 (5f) М, Союз Советских

Социалистических

Республик

G F 10/04 с присоединением заявки ¹ (23) Приоритет

Госудврствеииый комитет

СССР по хеакм изобретеиий и открытий

Опубликовано 151081 Бюллетень Н9 38

Дата опубликования описания 151081 (53) УДК 621 317..76(088.8) ("л. (72) Авторы изобретения

В.Н.Быков и P.Â.Êîðîâèí (7! ) Заявитель

1 (54) ЦИФРОВОЙ ИЗМЕРИТЕЛЬ ИНТЕРВАЛОВ ВРЕМЕНИ

Изобретение относится к импульс-, ной технике и может найти применение в устройствах измерительной и вычислительной техники.

Известен измеритель длительности интервалов времени, содержащий задающий генератор, формирователи стробимпульсов Старт и Стоп, пересчетный прибор и. блок индикаций, удвоители частоты, строб-смесители и блок логики, причем выходы блока логики соединены со входами блока индикации, а входы — с выходами стробсмесителей, аналоговые входы которых через последовательно соединенные, удвоители частоты подключены к выходу® задающего генератора. Управляющие входы соединены с выходами формирователей етроб-импульсов Старт и !!Ятоп! ° (i) . 20

Недостатком указанного устройства является сложность.

Известен также цифровой измеритель временных интервалой, содержащий последовательно соединенные пересчетные декады, выходы которых соединены со входами соответствующих дешифраторов, йоммутатор, выполненный на двоичном счетчике, выходы которого соединены .со входами дешифратора кода порядка, Зб электронные .ключи, вход каждого из которых соединен с шиной, соответствующей эталонной частоте, схему управления, выходы которой соединены со входами опроса всех дешифраторов и входами сброса пересчетных декад и двоичного счетчика, триггер управления, выход которого соединен с.управляющими входами всех электронных ключей, дифференциальную схему. Причем выход пересчетной декады -старшего раз-! ряда соединен со входом двоичного счетчика и через дешифрирующую схему со входом этой же пересчетной декады, выходы двоичного счетчика соединены со входами соответствующих электронных ключей (2).

Недостатком этого устройства является сложность.

Наиболее близким к предлагаемому является цифровой измеритель интервалов времени, содержащий входной формирователь, основную линию задержки, схемы совпадения по числу отводов линии. задержки и запоминающий регистр, причем в него включена дополнительная линия задержки, вход .которой соединен с одним из выходов входного формирователя, а ее отводы через соответствующие схемы совпаде873204 ния подключены к запоминающему регистру (3).

Недостатком известного устройства является сложность, поскольку в измерителе используется количество элементов совпадения по числу различных комбинаций отводов обеих линий задержки и соответствующее им число ячеек запоминающего регистра.

Целью изобретения является повьпаение надежности устройства за счет его упрощения.

Указанная цель достигается тем, что в цифровой измеритель интервалов времени, содержащий входной формирователь, основную и дополнительную линиИ задержки, входы которых подключены к первому и второму выходам формирователя соответственно, блок элементов совпадения, выходы которого подключены к информационным входам .основного регистра памяти, а первые входы — к выходам основной линии задержки, дополнительно введены блок элементов совпадения, регистр памяти, триггер и два элемента ИЛИ, причем г выходы основной линии задержки через первый элемент ИЛИ подключены к первому,входу дополнительного блока элементов совпадения, вторые входы которого соединены с выходами дополнительной линии задержки, первый выход вход-З() . ного формирователя соединен со входами сброса основного и дополнительного регистров памяти, информационные входы последнего из которых подключены к выходам дополнительного блока элементов совпадения, выходы основного блока элементов совпадения через второй элемент ИЛИ..подключены к первому входу триггера, второй вход которого соединен со вторым выходом входного формирователя, выход 4() триггера подключен ко вторым входам основного блока элементов совпадения.

На чертеже представлена функциональная электрическая схема устройства. 45

Цифровой измеритель интервалов времени содержит входной формирователь 1, основную 2 и дополнительную . 3 линии задержки, подключенные к первому и второму выходам формирова- щ теля 1, основной блок 4 элементов совпадения, содержащий элементы совпадения по числу отводов основной линии задержки 2, основной регистр

5 памяти с индикацией, подключенный к вфходу блока 4, дополнительный блок б элементов совпадения содержит элементы совпадения по числу отводов дополнительной линии задержки 3, первые входы которых через элемент 7 ИЛИ соединены с выходами основной линии 60 задержки 2, а выходы соединены с дополнительным регистром 8 памяти. Один вход триггера 9 соединен со вторым выходом входного. формирователя 1, а другой через второй элемент 10 HJIH - 65 с выходом блока 4, выход триггера. 9 соединен со вторым входом блока 4, входы сброса регистров памяти 5 и 8 соединены с первым выходом входного формирователя 1.

Работа устройства начинается с поступления на вход входного формирователя 1 измеряемого интервала времени. Входной формирователь 1 формирует два импульса, соответствующие началу и концу измеряемого ийтервала.

Импульс начала измеряемого„интервала подается на входы сброса регистров 5 и 8 памяти и приводит их в исходное нулевое состояние. Импульс начала поступает также на основную линию задержки 2, имеющую дискретность задержки Г „, с отводов которой задержанные импульсы поступают на первые входы элементов совпадения блока 4,.а также через первый элемент 7 ИЛИ вЂ” на первые входы элементов совпадения блока б.

Импульс конца измеряемого интервала подается на вход триггера 9 и переводит егo â состояние, при котором на выходе триггера 9 возникает скачок напряжения, который прикладывается ко вторым входам элементов совпадения блока 4 элементов совпадения.

При совпадении импульсного напряжения триггера 9 с одним из импульсов основной линии задержки 2 на выходе соответствующего элемента совпадения вырабатывается импульс, производящий запись в регистр 5 памяти кода, определяемого порядковым номером сработавшего элемента совпадения. Указанный импульс посредством второго элемента 10 ИЛИ, также подается на вход триггера 9, переводя его в ис ходное нулевбе состояние, при котором на выходе триггера 9 скачок напряжения перестает существовать.

Импульс конца измеряемого интервала также подается на вход дополнительной линии задержки 3, имеющей дискретность, которая выбирается из условия С - ь „-л ь (где Qi 0 Г „ . †. требуемая дискретность измеренйя), с отводов которой импульсы поступают на первые входы элементов совпадения блока б. Подобный способ выбора времен задержки между отводами основной и дополнительной линии задержки позволяет с точностью, равной требуемой дискретности измерения, оценить интервал времени между появлением последнего импульса основной линии задержки (до прихода импульса конца измеряемого интервала) и импульса конца измеряемого интервала. При совпадении импульсов от двух линий задержки на входе одного из элементов совпадения блока б на его выходе появляется импульс, который производит запись в регистр

8 памяти кода, дающего возможность оценить с точностью, соответствую873204

Формула изобретения

Составитель Е.Мосолков

Редактор Т.Веселова Техред Ж.Кастелевич Корректор О. Билак

Заказ 9046/74 . Тираж 460 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г.ужгород, ул.Проектная, 4 щей дискретности измерения, указанную неоднозначность измерения.

Предлагаемый цифровой измеритель интервалов времени проще известного, так как требует использования двадцати схем совпадения и двадцати ячеек регистра памяти вместо ста.

Цифровой измеритель интервалов времени, содержащий входной формирователь, основную и дополнительную линии задержки, входы которых под ключены к первому и второму выходам формирователя соответственно,. блок 35 элементов совпадения, выходы которого подключены к информационным входам основного. регистра памяти, а первые входы — к вйходам основной линии. задержки, отличающийся 1О тем, что, с целью повышения надежности устройства, в него дополнительно введены блок элементов совпадения, регистр памяти, триггер и два элемента Или прич выход основной линии 25 задержки через первый элемент ИЛИ подключены к первому входу дополнительного блока элементов совпадения, вторые входы которого соединены с выходами дополнительной линии задержки, первый выход входного формирователя соединен со входами сброса основного и дополнительного регистров памяти, информационные входы последнего из которых подключены к выходам дополнительного блока элементов совпадения, выходы основного блока элементов совпадения через второй эле» мент ИЛИ подключены к первому входу триггера, второй вход которого соединен со вторым выходом входного формирователя, выход триггера подключен ко вторым входам основного блока элементов совпадения.

Источники информации, принятые во внимание при экспертизе

1. Авторское свндетельство СССР

9 347733, кл. О 04 F 10/04,1970.

2. Авторское свидетельство. СССР

В 365029, кл. Н 03 К 5/20, 1971.

3. Авторское свидетельство СССР

В 402853, кл. G 04 F 10/04,1971.