Устройство для управления переключением резерва

 

ОП ИСАНИЕ

Союз Советских

Социалистических

Республик

«i 8

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву (22) Заявлено 29. 12. 79 (21) 2861624/18-24 с присоединениевт заявки Ю (23) Приоритет

ОпУбликовано 30.10.81. Бюллетень J% 40

Дата опубликования описания 30. 10.81. (Sl)M. Кл.

G 06 F 11/20

Н 05 К 10/00

Гооудареикпный кокитвт

СССР по делам изабретеннй н открытий (53) УДК 62-5т

:681.3-19 (088.8) (72) Авторы изобретения

Н.И.Комаров, В.С. Савватеев, Е.С. Горшков (71) Заявитель (54) УСТРОЙСТВО УПРАВЛЕНИЯ ПЕРЕКЛЮЧЕНИЕМ

РЕЗЕРВА

Изобретение относится к автомати ке и вычислительной технике и может быть использовано для автоматического включения в работу элементов резервированной системы. Резервируемыми-элементами могут быть функционально законченные узлы, блоки аппаратуры, тракты, каналы связи различного назначения и т.п. В автоматизированных системах управления каналы передачи даннйх различного назначения можно считать направлениями работы каналов связи, которые в свою очередь являются резервируемы-. ми элементами системы передачи данных. Устройство может быть использовано для подключения более приоритетных абоненгов к каналам связи лучшего качества.

Известно устройство для управления переключением скользящего резерва, содержащее коммутатор, соединенный с элементами контроля основных и резервных блоков через матрицу

2 элементов И-НЕ с числом столбцов, равным числу основных блоков и числом строк, равным числу резервных блоков. Устройство осуществляет включение в работу по данному направлению вместо отказавшего основного блока исправный резервный блок (1) .

Однако устройство не способно при исчерпании резерва вклнчать в работу свободные основные блоки, что приводит к снижению надежности работы резервированной системы.

Наиболее близким по технической сущности к предлагаемому является устройство для управления переключением резерва, содержащее элементы управления подключением блоков, элементы контроля блоков, коммутаторы и матрицу логических ячеек с числом строк 1, равным числу элементов управления подключением блоков и числом столбцов j равным числу элементов контроля блоков. Каждая логическая ячейка матрицы содержит элемент

877548

И-HE выход которого соединен с коммутатором. Выход < --го элемента управления подключением блоков соединен с первым входом элемента И-НЕ логической ячейки 1 -й строки первого столбца матрицы, выход j -го элемента контроля блоков соединен со вторым входом элемента .И-НЕ логической ячейки j -го столбца первой строки матрицы. Устройство может быть использовано для автоматического ре-. зервирования аппаратуры и способно при исчерпании резерва включать в работу вместо отказавшихся блоков свободные основные блоки $23.

Недостатком устройства является то, что оно не обеспечивает достаточную надежность резервированной системы, так как не способно различать блоки по степени их важности в обеспечении работоспособности системы и в зависимости от степени важности направлений подключать более приоритетные блоки для работы по более приоритетным направлениям. Это происходит потому, что номер включаемого в работу направления и номер подключаемого блока определяются случайными пара метрами: чувствительностью элементов

-HE помехами в соединительных цепях и т.д. Кроме того, в устройстве матрица логических ячеек рассчитана на работу с определенным количеством блоков и направлений и не позволяет увеличить их число, так как в этом случае необходимо вводить в матрицу новые связи и применять элементы И-НЕ с увеличенным количеством входов.

Цель изобретения — повышение надежности и расширение области применения устройства.

Поставленная цель достигается тем, что в устройстве управления пере ключением резерва, содержащем элементы управления переключением блоков, элементы контроля блоков,коммутатор и матрицу логических ячеек с числом строк, равным числу элементов управления подключением блоков, и числом столбцов, равным числу элементов контроля блоков, причем каждая логическая ячейка матрицы содержит элемент -HE выход которого соединен с коммутатором, выход е -го элемента управления подключением блоков соединен с первым входом элемента

И-НЕ логической ячейки 1 -й строки первого столбца матрицы, выход g --го элемента контроля блоков соединен

20 со вторым входом элемента И-HE логической ячейки j-го столбца первой строки матрицы, каждая логическая ячейка матрицы содержит два элемента И, первые входы которых соединены с выходом элемента И-НЕ, второй вход первого элемента И соединен с первым входом элемента И-НЕ, второй вход которого соединен со вторым входом второго элемента И, выход первого элемента И (l, J)-й логической ячейки соединен с первым входом элемента

И-НЕ следующей логической ячейки той же строки матрицы, выход второго элемента И (l J)-й логической ячейки соединен со вторым входом элемента

И-НЕ следующей логической ячейки того же столбца матрицы.

На чертеже приведена блок-схема устройства для переключения резерва.

ro "0" поступают на первые входы элементов И-НЕ 8 соответствующих сигналов логических ячеек 7 первого столбца матрицы. Если все блоки исправны, то от каждого элемента 3-5 контроля поступает сигнал логической "1" на второй вход элемента И-НЕ 8 соответствующей логической ячейки 7 первой строки матрицы. В этом случае на выУстройство содержит элементы l и 2 управления подключением блоков, элементы 3-5 контроля блоков, коммутатор 6 матрицы из логических ячеек 7, элементы

25 И-НЕ 8, первый и второй элементы

И 9 и 10 направления работы каналов

11-13, входы 14-16 резервируемых блоков.

Элементы 1 и 2 управления осуществляют подключение блоков по направлениям 11-13. Элементы. 3-5 контроля контролируют соответственно состояние блоков по входам 14-16.

Показанные на чертеже направления

11-13 не входят в состав устройства и приведены лишь для пояснения принципа заявляемого устройства.

Устройство работает следующим об разом.

Назначим следующую-приоритетность блоков и направлений: направление ll более приоритетно, чем направление

I2, блок по входу 14 более приоритетен, чем блок по входу 15, который, в свою очередь, более приоритетен, 45 чем блок по входу 16.

При отсутствии требований на включение . блоков в работу (исходное состояние) с выхода каждого элемента

1 и 2 управления сигналы логическо877548

20 ходах всех элементов И-НЕ 8 присут-. ствуют сигналы логической "1", которые поступают на вторые входы элементов И 9 и 10 в своих логических ячейках 7 и на коммутатор 6. На выхо- дах всех первых элементов И 9 присутствуют сигналы логического "0", а на выходах всех вторых элементов И 10— сигналы логической "1",.

При появлении на выходе элемента

1 управления сигнапа логической "1" (" Запрос" ) и при наличии на втором входе элемента И-HE 8 сигнала логической "1" (" Блок исправен") .на выходе последнего появляется сигнал логического "0", который поступает на . коммутатор 6 и на первые входы элементов И 9.и 10 этой же логической ячейки 7. По этому сигналу исполнительное устройство коммутатора 6 включает в работу наиболее приоритетный блок по входу 14 IIQ направлению 11. На выходе элементов И 9 и

10 первой логической ячейки 7 первой, строки матрицы появляется сигнал логического 0". С выхода первого элемента И 9 этот сигнал поступает одновременно на первый вход элемента о

И-НЕ 8 и на второй вход первого элемента И 9 второй логической ячейки 7 первой строки матрицы, далее через первый элемент И 9 второй логической ячейки 7 на первый вход элемента

-HE 8 третьей логической ячейки 7 и т.д. Сигнал логического "0", поступающий на первые входы элементов И-НЕ

8 логических ячеек 7 менее приоритетных блоков, в данном случае блоков по входам 1 5 и l6, запрещает подключение их в работу по данному направ- 4О лению ll.

C выхода второго элемента И 10 первой логической ячейки 7 первой строки матрицы. сигнал логического

0 поступает на второй вход элемен- 45 та И-НЕ 8 менее приоритетного направления 1 2, т.е. на вторую логическую ячейку 7 первого столбца матрицы. Это приводит к запрету подключения более приоритетного блока по входу 14 в работу по менее приоритет" ному направлению 12. На выходах элементов И 10 второй и третьей логических ячеек 7 первой строки матрицы при этом пРисутствуют сигналы логической которые поступают на вторые входы элементов И вЂ” НЕ 8 соответственно второй и третьей логических ячеек 7 второй строки матрицы. Этот сигнал разрешает подключение в работу свободных и..исправных блоков по входам 15 н 16 по менее приоритетному направлению, в данном случае направлению 12.

При-появлении на выходе элемента

2 управления сигнала логической "1" (" Запрос" ) этот сигнал поступает на первый вход элемента И-НЕ 8 второй логической ячейки 7 первого столбца матрицы. Так хак на втором входе элемента И-НЕ 8 данной логической ячейки

7 присутствует сигнал логического

"0!, на его выходе будет сигнал логической "1", который поступает на первый вход первого элемента И 9 данной логической ячейки 7. Вследствие этого сигнал логической " " с элемента 2 управления поступает на первый вход элемента И-НЕ 8 следующей в этой строке логической ячейки 7. Так как на втором входе элемента И-. НЕ 8 этой логической ячейки 7 присутствует сигнал логической "1", то на выходе элемента -HE 8 второй логической ячейки. 7 второй матрицы !! П появляется сигнал логического 0 который поступает на коммутатор 6.

По этому сигналу исполнительное устройство коммутатора 6 включает в работу блок по входу 15 по направлению 12 °

И !!

Одновременно сигнал логического 0 с выхода элемента И-НЕ 8 второй логической ячейки 7 второй строки матрицы поступает на второй вход первого элемента И 9 данной логической ячейки

7, что запрещает прохождение сигнала

"Запрос" в третью логическую ячейку

7 второй строки матрицы.

При выходе из строя блока, подключенного к какому-либо из направлений (в данном случае к направлениям 11 и 12), на второй вход элемента И-НЕ 8 соответствующей логической ячейки 7 первой строки матрин !! цы поступает сигнал логического 0 (" Авария блока"). При этом с помощью соединений между логическими ячейками 7 соответствующей данному направлению строки матрицы происходит автоматическое подключение в ра:!. боту по этому направлению исправного менее приоритетного блока, незанятого в более приоритетном направлении (в данном случае блока по входу 16). Если этот исправный блок по входу 16 занят в менее приоритетном направлении, то он освобождается из работы и подключается в работу по более приоритетному направлению. При

7548 этом по менее приоритетному направлению включается в.работу свободный и исправный блок, имеющий меньший приоритет, чем блок переключенный на более приоритетное направление.

Аналогичное переключение происходит при поступлении сигналов логи- ческого "0" (" Авария направления") от любого из элементов 1 и 2 управления, т.е. при выходе иэ строя одного из направлений ll и 12.

Устройство позволяет, не меняя внутренних связей, путем простого добавления однотипных логических ячеек к матрице или соединением нескольких матриц логических ячеек увеличить количество обслуживаемых блоков и направлений. Для этого дополнительные логические ячейки для новых блоков (новых столбЦов матриц) подключаются к выходам первых элементов

И последнего столбца матрицы, а дополнительные.логические ячейки для новых направлений (новых строк мат-. рицы) — к выходам вторых элементов

И последней строки матрицы.

Таким образом, благодаря тому, что предлагаемое устройство для управления переключением резерва позволяет подключать к более приоритетному направлению более приоритетный исправный блок и автоматически поддерживать данный режим подключения блоков в процессе работы, повышается надежность работы резервированной системы, а внутренняя структура логических ячеек расширяет эксцлуатациойные возможности устройства, так как позволяет использовать предлагаемое устройство для резервированных систем с неограниченным числом блоков и направлений.

Формула изобретения

Устройство управления переключением резерва, содержащее элементы

8 управления переключением блоков, элементы контроля блоков, коммутатор и матрицу логических ячеек с числом строк, равным числу элементов управления подключением блоков, и числом столбцов, равным числу элементов контроля блоков, каждая логическая ячейка матрицы содержит элемент И-НЕ, выход которого соединен с коммутатором, выход ) -ro элемента управления под-, ключением блоков соединен с первым входом элемента И-НЕ логической ячейки 3 -Й строки первого столбца матрицы, . выход 4 -го элемента контроля блоков

15 соединен с вторйм входом элемента

И-HE логической ячейки 1 -ro столбца первой строки матрицы, о т л и ч а— ю щ е е с я тем, что, с целью повышения надежности и расширения обла2î сти применения устройства, в нем каждая логическая ячейка содержит два элемента И, первые входы которых соединены с выходом элемента И-НЕ, второй вход первого элемента И соединен с

2S первым входом элемента -HE, второй вход которого соединен с вторым входом второго элемента И, выход первого элемента И (1, J)-й логической ячейки соединен с первым входом элезо мента И-НЕ следующей логической ячейки той же строки матрицы, выход второго элемента И (i, j) é логической ячейки. соединен с вторым входом элемента И-НЕ следующей логической ячейки того же столбца.

Источники. информации, принятые во внимание при экспертизе

40 1. Авторское свидетельство СССР

9 545985, кл. G 06 F 11/00, 1974.

2. Авторское свидетельство СССР

N -703816, кл. G 06 F 11/00, 1977 (прототип) .

877548

Составитель В.Максимов

Редактор В.Петраш Техред M.Íàäü Корректор В.Бутяга

Заказ 9617 74 Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4