Адаптивный коммутатор телеизмерительной системы

 

ОПИС НИЕ

ИЗОБРЕТЕНИЯ

М АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Рес (61) Дополнительное к авт. свид-ву (22) Заявлено 11.02.80 (21) 2881956/18-24 (51.)М

G 08 С 19/28 с присоединением заявки ¹

Государственный комитет

СССР но делам изобретений и открытий (23) Приоритет (опубликовано 301081 Б оллетень № 40 (53) УДК 621.398 (088.8) i

Дата опубликования описания 30. 10. 81 «ФМ дд ь 3 и

i (72) Авторы изобретения

Е.М. Антонюк и A.Ô. Родимов

Ленинградский ордена Ленина электрот институт им. В.И. Ульянова (Ленина). (71) Заявитель (54 ) АДАПТИВНЫЙ КОММУТАТОР ТЕЛЕИЗМЕРИТЕЛЬНОЙ

СИСТЕМЫ

Изобретение относится к телеизмерениям и может быть использовано в адаптивных системах связи и управления.

Известен адаптивный коммутатор системы телеизмерений,.в котором для первоочередной передачи в линию связи выбирается канал с максимальной активностью изменения измеряемого параметра. При этом для получения максимального быстродействия осуществляется параллельный выбор наиболее активного канала. Адаптивный коммутатор содержит анализаторы активности, блоки памяти моментов появления требований на опрос каналов, представляющие собой генераторы линейно изменяющегося напряжения, детектор максимального значения сигнала, логическую схему выбора каналов, сос- 2О .тоящую из элементов совпадения,элементов ИЛИ и каскадов антисовпадения.

Кроме того, устройство включает в себя блоки. статической памятн адре,сов, блоки динамической памяти адресов, диодную матрицу, ключи и схему

ИЛИ f1) .

Недостатком данного устройства является его техническая .сложность, обусловленная наличием логической схемы выбора каналов, которая содержит большой количество элементов со сложной структурой взаимных. связей между ними.

Наиболее близким по технической сущности к предлагаемому является передающее устройство с адаптивной коммутацией, содержащее преобразователи погрешности аппроксимации, ключи, генератор импульсов, анализатор погрешностей аппроксимации, ана лого-цифровой преобразователь и передающее устройство (блок считывания), причем сигнальные входы преобразователей погрешности аппроксимации соединены с источниками измеряемых сигналов и с сигнальными входами ключей, выходы которых соединены между собой и со входом .аналого-циФ" рового преобразователя,.входы сброса

1треобраэователей погрешности аппроксимации соединены с управляющими входами ключей и с управлякщими выходами анализатора погрешностей аппроксимации, сигнальные входы которого подключены к выходам преобразователнй погрешности аппроксимации, а счетный вход соединен с выходом генератора импульсов, выходы аналого-цифрового преобразователя соединены с информа877597 ционными входами блока считывания, адресные входы которого подключены к адресным выходам анализатора погрешностей аппроксимации (2).

В известном устройстве осуществляется последовательный анализ активности измеряемых параметров, что существенно ограничивает быстродействие устройства, которое определя(ется временем, необходимым для выбо ра канала. Это в свою очередь ограничивает частотный диапазон измеряемых сигналов и их количество, которое способно обслужить данное устройство при заданных характеристиках канала связи. а

Цель изобретения — увеличение быстродействия адаптивного коммутатора.

Поставленная цель достигается тем,.что адаптивный коммутатор телеиэмерительной системы, содержащий генератор импульсов, аналого-цифровой преобразователь, выходы которого соединены с информационными входами блока считывания, информационный выход которого соединен с выходом адаптивного коммутатора, синхронизирующий выход — со входом запуска аналого-цифрового преобразователя и в каждом информационном канале преобразователь погрешности аппроксимации и первый ключ, информационные входы которых объединены и подключены к соответствующему входу адаптивного коммутатора, вход сброса преобразователя погрешности аппроксимации.соединен с управляющим входом первого ключа, выходы. первых ключей .всех информационных каналов объединены и подключены к информационному входу аналого-цифрового преобразователя, введены дешифратор, формирователь кода адреса, дешифратор адреса, регистр адреса, амплитудный дискриминатор, блок запуска, счетчик, выходной регистр, в каждый информационный канал введены элемент И и второй ключ, информационные .каналы сгруппированы о два и в каждую группу введены блок сравнения и триггер, в каждой группе информационных каналов выходы преобразователей погрешности аппроксимации соединены с информационными входами вторых ключей и входами блока сравнения, выход которого соединен с информационным входом триггера, прямой и инверсный выходы триггера соединены с первыми входами элементов И соответственно первого и второго информационных каналов группы, выходы элементов И соединены с управляющими входами вторых ключей, выходы вторых ключей всех информационных каналов объединены и соединены.с первым входом амплитудного дискриминатора, выход которого соединен,со входом разрешения записи регистра адреса, выходы

KoToporo соединены с информационными входами выходного регистра, выходы выходного регистра соединены с адресными входами блока считывания и входами дешифратора адреса, выходы которого соединены с объединенными уп равляющими входами преобразователей погрешности аппроксимации и вторых ключей соответствующих информационных каналов. сннхронизирующий выход блока считывания соединен с входом сброса амплитудного дискриминатора, входом разрешения записи выходного регистра и первым управляющим входом блока запуска, второй управляющий вход которого соединен с выходом ге 5 нератора импульсов, выход блока .запуска соединен со входом счетчика, выходы счетчика соединены со входами дешифратора, адресными входами формирователя кода адреса и входами старЩ ших разрядов регистра адреса, вход младшего разряда которого соединен с выходом формирователя кода адреса, информационные входы которого соединены с прямыми выходами триггеров соответствующих информационных каналов, выходы дешифратора соединены с объединенными вторыми входами элементов И и синхрониэирующими входами триггеров соответствующих информационных каналов,,последний выход дешифратора соединен с третьим управляющиМ входом блока запуска.

Сущность предлагаемого адаптивного коммутатора заключается в том, что в нем осуществляется последовательный анализ погрешностей аппроксимации, которые являются максимальными в группе иэ двух погрешностей, причем выявление максимальной погрешности в группе осуществляется парал4Q лельно при помощи операции сравнения.

Благодаря этому последовательному анализу подвергается вдвое меньшее, чем в известном устройстве, количество погрешностей, что и позволяет повысить быстродействие устройства примерно в два раза.

На чертеже изображена структурная блок-схема адаптивного коммутатора.

Адаптивный коммутатор содержит информационные каналы 1, попарно объединенные в группы 2., каждый.информационный канал 1 состоит иэ преобразователя погрешности апроксимации (ППА) 3, предназначенного для формирования в канале сигнала, пропорционального текущей погрешности аппроксимации измеряемого параметра элемента И 4, управляющего ключом 5. и ключа б. Каждая группа 2, кроме двух информационных каналов 1, содержит щ также блок 7 сравнения, сгужащий для выявления канала с максимальной (из двух сравниваемых) погрешностью, 0-триггер 8, предназначенный для фиксации состояний выходов блока 7 сравнения.

877597

Кроме того, адаптивный коммутатор содержит регистр 9 адреса, предназначенный для хранения кода адреса выбранного канала, амплитудный дискриминатор 10, в котором осуществля- ется последовательный анализ погрешностей групп, дешифратор 11 адреса, предназначенный для управления состояниями ключей 6 и сброса 3 IIIIA генератор 12 импульсов, поступление импульсов от генератора 12 импуль- g сов управляется блоком 13 запуска, двоичный счетчик 14, который „.правляет работой дешифратора группы,выходной регистр 15, осуществляющий хранение кода адреса выбранного канала в течение цикла работы коммутатора, блок 16 считывания, предназ наченный для преобразования параллельного кода адреса и информации вЫбранного канала в последователь ный код, для считывания преобразован- 20 ного кода в канал связи, а также для синхронизации работы всего адаптивного коммутатора, аналого-цифровой преобразователь (АЦП) 17, образующий цифровой код информации выбранного 5 канала 1, формирователь 18 мультиплексора кода адреса, который представляет собой адресно управляемый коммутатор логических сигналов и предназначен для формирования кода младшего разряда адреса выбранного канала, дешифратор 19 группы, осуществляющий управление D-триггерами 8 и схемой И 4 каждой группы.

Коммутатор работает следующим образом.

На выходах ППА 3 непрерывно фор". мируются.сигналы, пропорциональные текущей погрешности аппроксимации измеряемого параметра в соответствии с одним из алгоритмов. Выходные сиг- "О налы каждой пары. ППА 3, образующих группу 2, сравниваются между собой при помощи блока 7 сравнения, на выходе которого появляется логическая

"1", если сигнал от верхнего по схеме IIIIA 3 превышает сигнал от нижнего.

При обратной ситуации на выходе блока сравнения появляется логический

"0".

Синхрониэирующий импульс с синхро 5() низирующего выхода блока 16 считывания открывает блок 13 запуска, который состоит- иэ элемента И и управляю- щего триггера с раздельными входами (не показаны). . Импульсы от генератора 12 импульсов через открытый блок 13 запуска поступают на вход двоичного счетчика

14. Двоичный код с выходов счетчика

14 поступает на входы дешифратора

19 группы, на выходах которого пооче- 60 редно при каждой смене двоичного кода появляется логическая "1", воздействующая на синхронизирующий ход

0-триггера 8 и на вторые входы элементов И 4 соответствующей группы

2. При этом 0-триггер 8 принимает состояние подключенного н его информационному входу (О-входу) выхода блока сравнения. Выходы 0-триггера

8 управляют первыми входами элементов И 4. Таким образом, в зависимости от того, какая из двух погрешностей аппроксимации в группе максимальна, с появлением сигнала на соответствующем выходе дешифратора 19 группы открывается либо верхний, либо нижний элемент И 4, при этом открывается соответствующий ключ 5 погрешностей, и сигнал с выхода IIIIA

3, соответствукщий максимальной из двух погрешностей, появляется на общем выходе ключей 5 погрешностей.

При этом 0-триггер 8, управляемый передним фронтом импульса от дешиф- ратора 19 группы, после окончания фронта не изменяет своего состояния, и таким образом исключается возможность ситуации, когда при равных погрешностях аппроксимации оба ключа

5 погрешностей имеют неопределенное состояние. Таким образом, на выходах ключей 5 формируется последовательность импульсов, длительность которых равна времени существования логической "1" на выходе дешифратора

19 группы .2, а амплитуда каждого импульса равна максимальной из двух погрешностей в группе 2. Эти импульсы поступают на вход амплитудного дискриминатора 10, который построен по принципу сравнения амплитуды очередного импульса с запомненным значением амплитуды предыдущего импульса и содержит запоминающий блок,импульсный усилитель и пороговый блок (не показаны>. Если амплитуда входного импульса превышает амплитуду импульса, поступившего в предыдущий момент времени от предыдущей группы, то на выходе амплитудного дискриминатора 10 появляется сигнал, который разрешает запись двоичного кода счетчика 14 в параллельный регистр 9 адреса. Если амплитуда входного импульса меньше амплитуды импульса от предыдущей группы, то перезапись кода в регистр 9 адреса не осуществляется. Таким образом, после обегания дешифратора 10 всех групп в старших разрядах регистра 9 адреса оказывается записанным двоичный код адреса группы 2 с максимальной погрешностью аппроксимации. В младший разряд регистра 9 адреса при каждой перезаписи записывается адрес канала 1 в группе 2 "1" или "0" в зависимости от состояния соответствующего 0-триггера 8. Адрес канала в группе образуется при помощи формирователя 18, который представляет собой логический коммутатор, имеющий п коммутируемых входов и m = log п адресных

2. входов, где и — количество групп 2, равное половине количества каналов 1.

87759/

Схема формирователя 18 строится таким образом, что выход принимает логическое состояние того коммутируемого входа, адрес которого в виде двоичного кода имеется на адресных входах формирователя. После обегания дешифратора 19 группы всех групп 2 при появлении логической 1 на последнем выходе дешифратора 19 группы блок 13 запуска закрывается,и работа адаптивного коммутатора останавливает-40 ся.К этому моменту в регистре 9 адреса оказывается записанным код адреса канала с максимальной погрешностью.С приходом синхрониэирующего импульса с блока 16 считывания код адреса переписывается из регистра 9 адреса в выходной регистр 15, на соответствующем выходе дешифратора 11 адреса появляется сигнал, открывающий ключ б выбранного канала 1 и сбрасывающий

IIIIA 3 в выбранном канале,1. Одновременно синхронизирующий импульс запускает АЦП 17, сбрасывает "память" амплитудного дискриминатора 10 и открывает блок 13 запуска. Начинается следующий цикл работы адаптивного коммутатора, в котором одновременно с поиском канала для передачи происходит сначала передача адреса канала, выбранного в предыдущем цикле и одновременно кодирование сигнала в gg этом канале, а затем передача .в канал связи кода информации выбранного в предыдущем цикле канала.

Из структурной схемы и описания работы адаптивного коммутатора..следует, что благодаря комбинированному параллельно-последовательному анализу погрешностей аппроксимации удается повысить быстродействие устройства по 40 сравнению с известным в два раза.

Это достигается сравнительно небольшим усложнением схемы.

В то же время увеличение быстро- 5 действия устройства в два раза позволяет при заданном алгоритме IIIIA либо в два раза увеличить количество каналов, либо в два раза повысить частоту измеряемых процессов, либо в два раза увеличить точность измерений, что несомненно дает положительный эффект.

Формула изобретения

Адаптивный коммутатор телеизмерительной системы, содержащий генератор импульсов, аналого-цифровой преобразователь, выходы которого соединены.с информационными входами блока считывания, информационный выход которого соединен с выходом адаптивного коммутатора, синхронизирующий выход — со входом запуска аналого-цифрового преобразователя и в каждом информационном канале преобразователь погрешности аппроксимации и первый ключ, информационные входы которых объединены и подключены к соответствующему входу адаптивного коммутатора, вход сброса преобразователя погрешности аппроксимации соединен с управляющим входом первого ключа, выходы первых ключей всех информационных каналов объединены и подключены к информационному входу аналого-цифрового преобразователя, отличающийся тем, что, с целью повышения быстродействия адаптивного коммутатора, в него введены дешифратор, формирователь кода адреса, дешифратор адреса, регистр адреса, амплитудный дискриминатор, блок запуска, счетчик, выходной регистр, в каждый информационный канал введены элемент И и второй ключ, информационные каналы сгруппированы по два и в каждую группу введены блок сравнения и триггер, в каждой группе информационных каналов выходы преобразователей погрешности аппроксимации соединены с информационными входами вторых ключей и входами блока сравнения, выход которого соединен с информационным входом триггера,прямой и инверсный выходы триггера соединены с первыми входами элементов И соответственно первого и второго информационных каналов группы, выходы элементов И соединены с управляющими входами вторых ключей, выходы вторых ключей всех информационных каналов объединены и соединены с первым входом амплитудного дискриминатора, выход которого соединен со входом разрешения записи регистра адреса, выходы которого соединены с информационными входами выходного регистра, выходы выходного регистра соединены с адресными входами блока считывания и входами дешифратора адреса, выходы которого соединены с объединенными управляющими входами преобразователей погрешности аппроксимации и вторых ключей соответствующих информационных каналов, синхронизирующий выход блока считывания соединен с входом сброса амплитудного дискриминатора, входом разрешения записи выходного регистра и первым управляющим входом блока запуска, второй управляющий вход которого соединен-с выходом генератора импульсов, выход блока запуска соединен со входом счетчика, выходы счетчика соединены со входами дешифратора, адресными входами формирователя кода адреса и входами старших разрядов регистра адреса., вход младшего разряда которого соединен с выходом формирователя кода адреса, информационные входы которого соединены с прямыми выходами триггеров соответствующих информационных каналов,выхо877597

Составитель Н. Бочарова

Техред,М.Гслинка Корректор В. Синицкая

Редактор Е. Папп

Заказ 9622/76 Тираж 694 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4 ды дешифратора соединены с объединенными вторыми входами элементов И и синхрониэирующими входами триггс ров . соответствующих информационных кана» лов, последний выход дешифратора соединен с третьим управляющим входом блока запуска, Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР У 225036, кл. G.08 С 19/28, 1967.

2. Фремке A.Ô. Телеиэмерения.

М., "Высшая школа", 1975, с. 225-233, 5,рис, 7-12 (прототип).