Ассоциативный процессорный элемент

 

Союз Советскнк

Соцналнстнческнк

Р спубпнк

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

<>879593

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (63) Дополнительное к авт. свид-ву/ (22) Заявлено 300180 (21) 2876295/18-24 (51) М. K .

G 06 F 15/00 с присоединением заявки ¹â€” (23) ПриоритетГосударственный комитет

СССР ио делам изобретений и открытий

Опубликовано 07,1181. Бюллетень-¹ 41 (53) УДК 681. 3 (088. 8) Дате опубликования описания 07.1181

И.Л. Кафтанников и Г.A. Никитин (72) Авторы изобретения

Челябинский политехнический институт им. Лейинског комсомола (7 3 ) Заявитель (54) АССОЦИАТИВНЬЯ ПРОЦЕССОРНЫИ ЭЛЕМЕНТ

Изобретение относится к области вычислительной техники и может быть использовано при построении параллельных процессоров и однородных вычислительных систем, предназначенных для групповой обработки массивов информации.

Известен процессорный элемент, представляющий собой последовательность одноразрядных ячеек ассоциативной памяти, объединенных горизонтальными шинами разрешения записи и разрешения считывания информации, а также шиной совпадения содержимого этих ячеек с кодом опроса, подаваемым по 15 шинам опроса (11.

Недостатком процессорного элемента является его низкое быстродействие при выполнении арифметичесКих и логических операций., 20

Наиболее близким к изобретению техническим решением является ассо-. циативный процессорный элемент, содержащий три группы ячеек ассоциативной памяти, информационные входы которых являются информационными входами устройства, выходы сравнения ячеек ассоциативной памяти первой и второй групп объединены и подключены соответственно к первому и второму 30 входам сумматора по модулю два. Выходы сравнения ячеек ассоциативной памяти третьей группы объединены и являются выходом сравнения элемента. Первые и вторые управляющие входы ячеек ассоциативной памяти групп соответственно объединены и яв-, ляются соответственно входами устрой" ства разрешение считывания и разрешение .записи . Выход переноса сумматора по модулю два соединен со входом регистра переноса, выход которого соединен с третьим входом сумматора по модулю два, выход суммы сумматора по модулю два соединен со входом разрешения записи элемента (2).

Складываемые операнды должны быть размещены в разных группах ячеек ассоциативной памяти процессорного элемента. Для.выборки по содержанию в регистр переноса. предварительно . заносится единица. При этом признак опроса должен размещаться только в одной из групп ячеек процессорного элемента, а другая маскируется. Если содержимое опрашиваемой части совпадает с кодом опроса, подаваемым по входам опроса, то на выходе суммы сумматора по модулю два появляется единя ный сигнал, разрешающий запись

879593

Формула изобретения

50 или считывание всего слова. Если совпадения нет, то выходной сигнал суммы остается равным нулю.

Недостатком этого ассоциативного процессорного элемента является невозможность выполнения за один †à опроса-записи операции выборки по содержанию одновременно по всей строке ассоциативных ячеек, так как при единичном сигнале на входе переноса.и несовпадении в обоих частях строки процессорного элемента на выходе сум. мы сумматора по модулю появляется ложный единичный сигнал, а при нулевом сигнале на входе переноса единичный сигнал на выходе суммы появляется при совпадении содержимого одной группы с кодом опроса и несовпадении содержимого другой группы.

Целью изобретения является повышение быстродействия ассоциативного процессорного элемента при выполнении операции выборки по содержанию.

Поставленная цель достигается тем, что в ассоциативный процессорный элемент, содержащий две группы ячеек ассоциативной памяти, информационные входы которых являются информационными входами устройства, выходы сравнения ячеек ассоциативной памяти каждой группы объединены и подключены соответственно к первому и второму входам сумматора по модулю два, первые и вторые управляющие входы ячеек ассоциативной памяти групп соответственно объединены и являются соответственно входами элемента разрешение считывания и разрешение записи, выход переноса сумматора по модулю два соединен со входом регистра переноса, выход которого соединен с третьим входом умматора по модулю два, введены коммутатор, первый и второй входы которого подключены соответственно к выходам переноса и суммы сумматора по модулю два„ а первый и второй выходы — ко входам разрешение считывания и разрешение записи элемента соответственно.

На чертеже представлена структурная схема элемента, на которой обозначено: первая и вторая группы ячеек 1 и 2 ассоциативной памяти, ячейка 3 ассоциативной памяти, сумматор 4 по модулю два, регистр 5 переноса и коммутатор 6.

Ассоциативный процессорный элемент работает следующим образом.

При выполнении операции арифметического сложения входы разрешение записи 7 и разрешение считывания 8 с помощью коммутатора 6 соединяются с выходом суммы сумматора 4 и ассоциативный процессорный элемент функционирует как прототип.

При выполнении ассоциативных операций (сравнение, выборка по содержанию) входы 7 и 8. с помощью коммутатора 6 соединяются с выходом переноса сумматора 4, а регистр 5 предварительно обнуляется.

При совпадении содержимого слова или его части с признаком опроса устанавливаемым на иноформационных входах каждой ячейки 3 ассоциативной памяти, на выходах коммутатора 6 ус(танавливается разрешающий (единичный) сигнал, формируемый сумматором 4. Такое подключение входов 7 и 8 и к выходам сумматора обеспечивает выборку по содержанию за один такт опросазаписи независимо от длины признака и его размещения в строке ассоциативного процессорного элемента.

Ассоциативный процессорный элемент, содержащий две группы ячеек ассоциативной памяти, информационные входы которых являются информационными входами устройства, выходы сравнения ячеек ассоциативной памяти каждой группы объединены и подключены соответственно к первому и второму входам сумматора по модулю два, первые и вторые управляющие входы ячеек ассоциативной памяти групп соответственно объединены и являются соответственно входами элемента разрешение считывания и разрешение записи, выход переноса сумматора по модулю два соединен со входом регистра переноса, выход которого соединен с третьим входом сумматора по модулю два, отличающийся тем, что, с целью повышения быстродействия при выполнении операции выборки о содержанию, он содержит коммутатор, первый и второй входы которого подключены соответственно к выходам переноса и суммы сумматора по модулю два, а первый и второй выходы— ко входам разрешение считывания и разрешение записи элемента соответственно.

Источники информации, принятые во внимание при экспертизе

1. Медведев И.Л., Праигишвили И.Е., Чудин А.A.- Многопроцессорные вычислительные системы с перестраиваемой структурой. Препринт М.ИПУ АН СССР, 1975, с. 42.

2. Там же, с. 44, рис. 15 (прототип) .

879593

"Составитель В. Евстигнеев

Техред A.Ñàâêà Корректор М. Пожо

Редактор Л. Утехина

Тираж 748 Подписное

ВНИИПИ .Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 9722/20

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4