Способ цифрового фазового детектирования импульсных последовательностей на неравных частотах и устройство для его осуществления

 

О П И < A Н И Е ()879738

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Респубики (6l ) Дополнительное к авт. свнд-ву(22) Заявлено 12. 11. 79.(2I ) 2846705/18-21 с присоединением заявки №вЂ” (23) Приоритет 21.05.79

Опубликовано 07 11 81 Бюллетень ¹41

Дата опубликования описания 07 1) 81 (53)М. Кл.

Н 03 2 13/00

Государственный квинтет СССР по делам изобретений и открытнй (53) УДК 621,376..33 (088.8) (72) Автор изобретения

В. И. Козлов (71) Заявитель (54) СПОСОБ ЦИФРОВОГО ФАЗОВОГО ДЕТЕКТИРОВАНИЯ ИМПУЛЬСНЫХ

ПОСЛЕДОВАТЕЛЬНОСТЕЙ НА НЕРАВНЫХ ЧАСТОТАХ И УСТРОЙСТВО

- ДЛЯ ЕГО ОСУШЕСТВЛЕНИЯ

Изобретение относится к радиотехнике и может быть использовано для дете ктирования радиосигналов с угловой модуляцией, для получения сигналов рассогласования в системах АПЧ, для формирования сетки стабильных частот и в ряде других случаев.

Известен способ цифрового фазового детектирования импульсных последовательностей на неравных частотах, основан° ный на приведении частот к равенству путем их деления в целое число раз цифровыми методами $2j, Из - >а интерционности, вносимой делителями частоты, в случае, когда частоты некратны и имеют

15 малый общий множитель, способ не удовлетворяет возросшим требованиям к динамической точности детектирования и применение его в настоящее время весь-. ма ограничено, Наиболее близким к изобретению по технической сущности является цифрофазовый способ детектирования импульсных последовательностей на неравных частотах, основанный на приведении частот.к равенству путем уменьшения большей из частот в дробное число разМ Ао где

Ас

Ао, А - целые числа, пропорцйональные соответствующим частотам f и f c соответственно первой и второй импульс ных. последовательностей причем 1с ), с, (2). Дробный коэффициент деления получают, чередуя определенным образом целочисленные коэффициенты деления, например go и1тоА, Для этого импульсную последовательность о (4), являющуюся результатом деле ния частоты сст первой импульсной последовательности Ь (4) преобразуют в цифровой Коа стс(), возрастающий с каждым импульсом на величину ст, равCt ную числителю дроби, дополняющей

Яс целочисленный коэффициет ЯО до дробного

8, т. е. N=Ho++ с

Когда значение кода с(с() достигнет значения А, равного или большего Ар, коэффициент деления становится равным

No + 1 на время одного цикла деления, 5п з 87 97 а код уменьшается на величину А и дапь=нейшее его изменение . происходит начиная с разности А?-А(., Затем обычными способами осуществляют сравнение фаз (фазовое детектирование) 5 импульсных последовательностей: исходной -»IO(4) и псатученно)й в результате деления -+0 () . Одновременно преобразуют код 6 () s аналоговую форму и суммируют с результатом детектирования, чем )О достигается компенсация неточности детектирования, связанной с аппроксимацией дробного коэффициента Й целочисленны=

МИ Яо И )т)О+ l.

Способ осуществляют устройством, содержащим делитель частоты с дробным переменным коэффициентом деления (ЛПКЛ) „фазовый детектор, цифро-анало.» гоиый пРеобразоиатепь ()!ЛП) и сумматор

1El!E(,!), (Ос {(?НТ)ти)(из блока 57(!)ja?a)To((HI(7 депп;:(пя та(т(1-1 т,(и на?!((?(Tп"Jejtfij(ot o рет и(.". (Ра.

) (1 (?; (?дт) бптОТ»а 5 п(?a! (I(JIIHjt (т ?(1 Упа)от ко()1(,. ); (1 и .)));-., значет(ия которьп» T!po)7op-»

l()TT;!!".п)„1 т т,па-те(()тям T noj (?етс 1(»y)o((и» 25 час".т(? (4 H (, с . )п(п(УT;pajT?t()н)тя Вь)ра.. (?я (ытзяе- 1 j»о)? Я .1 5>)!E?явля? ?)и?тй f-" (яхт»»

1" HT Tj;T НТ- ли j "j(H 1 . TI()ii () )7\?(Igã)!Я7ощий ц,"1 j? Iä o.?t;s ?IF!!o!(JI),?1) их(?д ((акопи ?олт,ттрго ? ) :1 с 1(? "I, E т)? oj;T(. !! с?гот (?Ijoj(у (! )JB (JJIe)IHH

ocg»!ц(ст(HT(te ) из),(е1{()т)тс! т;(тэЦ?)т(T)7()T ), Q депе)11ти !Тт .Ц((Ге,71{ !IP!т l!Ojje!7 (?дне(7)TTI. !Ia копи(ел) и(?го )?(= " Ис т)?(1 .??ojbbTIIIE?vjo?(Ie ко=: д(?ну(о цоспте и;?1?а ис >Тьпост?(ь с1 р (4), Ем(»осте? (IaF,"o(7!T,((;IF:{1(т 0 ие7»ис (ра иыбпрается. рав:35

Ной (,) -РТ !

la- выходе Д)1!(»)! Образуется импульс-ная пг?спело(.Ятельность д, (Ц „. час".(ота которой и с)?еднем раина частоте f< ."т)гноио)тиос?,ке значение частоты в обп(е?-.1

40 слу тае;тличается от g> так как дробный коэ(1-:.)?Н?циент I! аппроксимирован цело-IHvaeHjI 7(,IH I»oe(x)H1IHeII j at

j5 рых аналоговыми средствами малоэффек -.. тивна, что является недостатком известтного устройства.

Цель изобретения - уменьшение помех дробности.

5О

Указанная цель достигается тем, чтто в известном способе цифрового фазового детектирования импульсных последователь ностей на неравных чястотахт оснОВанпом на делении большей из срав п ваемьпс час:- 55 тот в дробное число раз) ("=, где Ар и Дс - цепью числя, пропорциональные соотететству(ощим чястотям ;О и. cooT ветстиенно первой и второй им(тульсн((х последовательностей, путем изменения целочисленного коэффициента деления, для чего третью импульсну)о последовательность, полученную в результате уменьшения частоты gg В j?E раз, преобразуют в цифровой код g({f) возрастающий с каждым импульсом на величину с), равную числителю дроби -, составляющей с)

С дробную часть коэффициента ЕТЕ, пока

6с{ ) не достигнет значения Д (7, равного или большего t)g, после чего коэффициент деления изменяют на единицу на время одного цикла деления, а код уменьшают на величину д о и дальнейшее его изменение происходит, начиная с разности Д„, 4О, формируют код с?)О{)() суммированием й(Ь) и ЛО, получают сигнал фазового рассогласования g(6) в цифровом виде, поочередно запоминая мгновепн) )е значения кодоь дс(Ц и с)с) {)=) и моме ты появления импупьсои второй и третьей импульсных поспедовате()ьпостейО (Ц и ф (Ц)таким Образом, что очередное значение dC(Ь) существует с момента появпения очередного импульса второй импульсной последовательности o;(+) I(o момента появления о (ередного импульса третьей импупьснс?1 . пос 7едоиательности

О1О()-), а O)O():) - на остальных интервалах времсни и)?еоб?.?Язуют код ф{ф) и апа=){ОТ ои5ю Форму и усредпяют результат преобразования, а и известное устройство дпя осуществления )тзвс?стного способа, с»пер?кащее цифре-аналоговый преобразователь, сумм"-,òîð и делитель частоты с переменным дробным коэффициентом деления, состоящий из блока управления, делителя частоты и накопительного ре1 истра, к HII(jjopMQ(3 H oFIII oh1$ входу к Отор огo подключен выход для дробно)(части коэ()фициецта?{ блока управления, а выход переполнения накопительного регистра соединен с входом изменения коэффициента деления на едш(ицу блока управления, к входам которого подключены шины кодов Ао и с, а выход для целочисленной части коэффициента N блока управления подключен к первому входу делителя частоты, второй вход которого подключен к шине первой импульсной последовательности, введены блок ключей, запоминаю(ций регистр, фильтр нижних частот, триггер, элемент ИЛИ и три элемента задержки, через первый из которых выход делителя частоты подключен к тактовому входу накопительного регистра, выход которого соединен с первым входом блока ключей и с первь(м входом сум5 8 (-(7 матора, второй вход которого подкпкъчен к шице кода (1 g а выход сумматора соединен с вторым входом блока ключей, управляющие входы которого соединены с выходами триггера выход — " первым входом запоминающего регистра, выход которого через дифро-аналоговый преобразователь подключен к входу фипьтра нижних частот, а второй вход соединен с выходом элемента ИЛИ, первый 1о вход которого соединен непосредственно с выходом делителя частоты и через второй элемент задержки — с первым входом триггера, второй вход которого через третий элемент задержки соединен с ши-. ной второй импульсной последоватепьности и вторым входом элемента ИЛИ.

На фиг. 1 приведена схема устройства, в котором реализуется описываемый способ; на фиг. 2 — временные диаграммы —,(1 работы устройства.

Устройство содержит депитепь 1 с дробным переменным коэффициентом депения, блок 2 управления, делитель 3 частоты, накопительньш регистр 4, с "..1матор 5, блок 6 ключей, триггер 7, запo= м и на ющий ре гпстр 8, э пе ме нт И ЛИ 9, первьп1 элемент 10 залерткки, второй и третий элементы 11, .12 задержки, цифро-аналоговый преобразоватепь 13, фильтр

14 нижних частот. Е1епитель 1 частоты с дробным переменным к оэффицие нтом деления служит дпя получения третьей импульсной последовательности ото(Ц и переменного кода с с Я). Суммирование кодов 5g (4) и Д осуществпяется сумматором. Сформированный код совместно с кодом q<(t) поступает на блок 6 ключей, управляющие входы которого подключены к выходам триггера 7. Триггер управля о ет ключами таким образом, что код с с1(4.) перед ется на запоминающий регистр после прихода очередного импульса с1 1 gq) а кодс) () — после прихода очередного импульса Ф )(т). Так формируется код A(<)

C на информационном входе запоминающего

45 регистра 8.

Для получения кода ф(Ц мгновенные значения кодаЩ записываются в запоминающем регистре 8 с помощью суммы последовательностей & (<) и d (т), выделяемой HB выходе элементы ИЛИ 9 и подаваемой на тактовьп1 вход регистра, Элементы задержек 1 О, 1 1, 1 2 введены дпя устранения неопределенностей при записи мгновенных значений кода Д(Ц в запоминающий регистр 8, Неопределенность возникает, когда момент записи в регистр попадает в интервал переходных

38 Ь процессов на ег, и1",«;,;;..1(11,";;o;,:1 1х к(од. :.

)тобы избежать этого, несбход:=:.!о в1«шс:нить спедующие условия: с.:,-(,111ар11се т -:е мя задержки в э(тементе ИЛИ 1 за(co;-, (In.". .«(o б1,1тs М «.1:= =- (...

1 плюс задержки в накопи" епьном регпс (.B, сумматоре бпока ключей и меньше т) плюс задержки в триггере и кпючах.

С приходом на тактовый вход регистра 8 импульса поспедовательности P (Q) записывается значение кода до(), которое сохраняется до прихода импульса01 Ф после чего записывается значение кода

g ($) и т. д. Полученный таким образом переменный кодф(Ц поступает на элемент 13, где преобразуется в анапогьвую форму. Фильтр нижних частот выдепяет пс стоянную составпяющую С (с() являю1цуюся резупьтато«м детектирования.

Ее вепичина зависит пишь от эквивапепт=р аЗ Т1ОСт1(С1 .-.= «т«» О тт«т Ь;„- 1т1 1Пт«ттт- С т1Т,ТХ

11О ÏÅÄOBBTO«IBÈOOТЕй B«„($) И (1;1, ($) ..

Н а ВРЕМЕН!ЕЫХ дпаГр аММ ак 1ТППТОСТр И-.

«1 рутощих работу устройства, выбрано:fg —. (В -,«C,IOBl11- ."„:Е«11111ИЦа: ), ЯКаЧЕНИЯ KC-.—

-(.- (« ! ,1,"- =- (. Н-:ИМЕтт-„-Ш(ИЕ ц и- I Ттрот -.o«(l«д1«а(тт нате состтт«етст.-.

«

Ь= — === a g j

Ь о съ --1 = 6 К-« .тт =ц т ь«"—-,« 1 = -« Т-1а.--1 «;Е1оя С КОЭДТТ1ИСТ «т".- . ")- Т-6 . РЭ.Ч1(-.-,-- .;.-. задер кек: = f 2=3. Пу((тиром ка ф1 г, показан переходный процесс в сумматоре 5.

Из приведенных пос1 эоений видно, чтз площадь под функцией Ф() остаетс«1 пс:стоянной на каждом периоде поспедоватепьности ф(<) т, е. помехи дробности отсутствуют.

Простота реализации способа обеспе= чивает высокую надежность устройств цифрового фазового детектирования, Формула изобретения

1, Способ цифрового фазового детекти= рования импупьсных последовательностей на неравных частотах, основанный на де=пении большей из сравниваемых частот

Тт я в дробное чиспо раз т1= „"-, где АС(«т с и (1C — цепые чиода, пропорционапь1п-.-..

COOTBeTCTB 10ØÈÌ IаотОтаМ.Т-ст И f g COOI-: ветственно первой и второй пмпупьсны;последоватепы1остей, путе.*,1 пз;,1ене(к . целочисленного коэффнцие11п деле(псе. дпя чего третью пмпупьсную поспедо «;

8797 тельность, полученную в результате уменьшения частоты fp в Я раз, преобразуют в цифровой код с>с t) возрастаю— щий с каждым импульсом н» величинуoI, Д равную числителю дроби — > соАс ставляющей дробную часть коэффициента

М, пока ct<(q) не достигнет значения

А, равного или большего Дс, после чего коэффициент деления изменяют на единицу на время одного цикла деления, а код уменьшают на величину ДО и дальнейшее его изменение приосходит, начиная с разности А „-Ас > о т r. и ч а юшийся тем, что, с целью уменьшения помех дробности, формируют код dp(t) суммированием q<($) и Ас> получают сигнал фазового рассогласования ф(1) в цифро— вом виде, поочередно запоминая мгновенные значения кодов cIy,(t) и с С> (Ц в мсменты появления импульсов второй и третьей импульсных последовательностей о>с(Ц " о (1) таким образом, что очередное значение a<(-L) существует с момента появления очередного импульса второй импульсной последовательности

О (6) до момента появления очередного импульса третьей импульсной последовательности с> () > a с>о (t) — па остальных интервалах времени пре образуют код Ф,-) в аналоговую форму и усред няют результат преобразования, 2. Устройство для осуществления способа цифрового фазового детектирования импульсных последовательностей на неравных частотах, содержащее цифро-ана35 логовый преобразователь, сумматор и делитель частоты .с переменным дробным коэффициентом деления, состоящий из блока управления, делителя частоты и накопительного регистра, к информацион40 ному входу которого подключен выход для дробной части коэффициента $ блока управ38 8 ления, а выход переполнения накопительного регистра соединен с входом изменения коэффициента деления на единицу блока управления, к входам которого подключены шины кодов 4О и А а выход. для целочисленной части коэффициента ( блока управления подключен к первому входу делителя частоты, второй вход которого подключен к шине первой импульсной последовательности, о т л и ч а ющ е е с я тем, что в него введены блок ключей, запоминающий регистр, фильтр нижних частот, триггер, элемент ИЛИ и три элемента задержки, через первый из которых выход делителя частоты подключен к тактовому входу накопительного регистра, выход которого соединен с первым. входом блока ключей и с первым входом сумматора, второй вход котс рого подключен к шине кода Ао, и вы ход сумматора соединен с вторым входои блока ключей, управляющие входы которого соединены с выходами триггера, выход — с первым входом запоминающего регистра, выход которого через цифро-аналоговый преобразователь подключен к входу фильтра нижних частот, а второй вход сс единен с выходом элемента ИЛИ, первый вход которого соединен непосредственно с выходом делителя частоты и через второй элемент задержки - с первым входом с триггера, второй вход которого через третий элемент задержки соединен с шиной второй импульсной последовательности и вторым входом элемента ИЛИ.

Источники информации, принятые во внимание при экспертизе

1, Патент CIIIA )>>> 2490500, кл. 250-36, опублик. 6.12.49.

2, цифровой синтезатор, - S<$33ouaci

1асnnjkd, No 6, 1973, с. 224-225.