Дублированное устройство

 

Союз Советских

Социалистических

Раск ублкк

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ ()881682

К АВ1ЮФСКОМУ С (6t) Дополнительное к авт, сеид-ву (22) Заявлено 14, 01. 80 (21) 2869707/18-24 с присоединением заявки М (23) Приоритет (5ЦМ. кл.з

G 05 В 23/02

Государственный комнат

СССР но делам нзобретеннй н открмтнй

Опубликовано 151181. Бюллетень N9 42

Датаопубликованияописания -15. 11. 81 (53) УДК 621.396 (088. 8) К.П. Жукаускас и К.-П.Л. Серапинас (72} Авторы изобретения

Институт математики и кибернетики

AH Литовской CCP (71) Заявитель (54 ) ДУБЛИРОВАННОЕ УСТРОЙСТВО

Изобретение относится к автоматике и вычислительной технике и может быть использовано для обнаружения отказов типа "постоянный нуль" и "постоянная единица" дублируемых систем дискретногО действия с одновременным сохранением исправной выходной информации.

Известно дублированное устройство, содержащее два идентичных логических блока, входы которых подключены к входным шинам, две схемы сравнения и схему ИЛИ (1).

Однако это устройство неспособно обнаружить и отключить от выхода !5 устройства отказавшую дублируемую систему.

Наиболее близким техническим решением к изобретению является дублированное устройство, содержащее два 20 дублируемых блока, выходы которых подключены ко входам схемы сравнения и к первым входам схемы совпадеI ния соответственно, а выходы последних соединены со входами схем ИЛИ (2 . 2ь

Недостатком известного устройства является то, что оно не позволяет обнаружить отказавший блок и под ключить к выходу устройства выход исправного дублируемого блока и, тем. ЗО самым, ошибочная информация попадает в последующие устройства.

Цель изобретения — повышение надежности устройства.

Эта цель достигается тем, что в дублированное устройство, содержащее элемент ИЛИ, два дублируемых блока, подключенных выходами к первым входам первого блока сравнения и к первым входам соответствующих вторых блоков сравнения, введены четыре элемента И, три блока задержки, два триггера и два блока памяти, соединенных входами с выходами соответствующих дублируемых блоков, а выходами — со вторыми входами соответствующих вторых блоков сравнения, подключенных выходами к первым входам соответственно первого и второго элементов И, соединенных вторыми входами с выходом первого блока сравнения и со входом первого элемента задержки, подсоединенного выходом че-. рез первый триггер к третьим входам первого и второго элементов И, подключенных выходами через соответственно второй и третий элемент задержки ко входам второго триггера,выходы которого подсоединены к nepsaw входам третьего и четвертого элемен881682 тов И, соединенных вторыми входами с выходами соответствующих блоков па-: мяти, а выходами — со входами элемента ИЛИ.

На фиг. 1 представлена блок-схема, устройства; на фиг. 2 временные диаг раммы работы устройства.

Устройство содержит два дублируемых блока 1 и 2, первый блок сравнения 3, два блока памяти 4 и

5, вторые блоки 6 и 7 сравнения, первый и второй элементы И 8 и 9, три блока задержки 10-12, два триггера 13 и 14, третий и четвертый элементы И 15 и 16, элемент ИЛИ 17.

Устройство рабОтает следующим образом. 15

В исходном положении первый триггер 13 находится в нулевом состоянии, а второй триггер 14 может находиться в любом состоянии. При исправных дублируемых блоках 1 .и 2 20 сигнал на выходе первого блока сравнения 3 отсутствует, и триггера 13 и 14 не меняют своих исходных сос" тояний. Сигналы с выходов дублируемых блоков 1 и 2 поступают на блоки памяти 4 и 5 (фиг.2 а,б) и, задержанные на один разряд, либо. через третий элемент И 15, либо через четвертый элемент И 16 поступают на один из входов элемента ИЛИ 17 и далее на выход устройства. Пусть в исходном положении второй триггер

14 находится в нулевом состоянии.

Тогда на выход устройства сигналы поступают от дублируемого бЛока 2 через второй блок памяти 5 и четвертый элемент И 16 (фиг.2к).

При отказе типа "постоянная единица" одного из дублируемых блоков, например блока 2, появляется сигнал на выходе первого блока сравнения 3 40 (фиг. 2 в ), затем через второй элемент

Г 9 (фиг.2е)и третий блок задержки 12 поступает на единичный вход второго триггера 14 и переводит его в единичное состояние (фиг. 2 з). Таким 4 образом, сигналы на вход устройства будут поступать от исправного дублируемого блока 1 через первый блок памяти 4 и третий элемент И 15 (фиг.2 и). Сигнал с выхода первого блока сравнения 3 не может пройти через первый элемент И 8, так как s этот момент отсутствует сигнал на выходе второго блока сравнения 6 (фиг.2 r момент tg), который сравнивает очередной выходной сигнал дуб- Ы лируемого блока 1 с предыдущим выходным сигналом того же блока и таким образом проверяет изменение сиг- нала на выходе дублируемого блока 1.

На выходе блока сравнения 7 выход- gp ной сигнал появляется (фиг.2 д момент t<), и сигнал с выхода первого блока сравнения 3 через второй элемент H 9 и третий блок задержки 12 поступает на единичный вход второго д триггера 14. Сигнал с выхода первого блока сравнения 3 через первый блок задевжки 10 поступает также на единичный вход первого триггера 13, переводит его в единичное состояние и закрывает первый и второй элементы И 8 и 9 для последующих сигналов с выхода первого блока сравнения 3. Информационные сигналы на входы третьего и четвертого элементов И 15 и 16 подаются с выходов блоков памяти 4 и 5, а не прямо с выходов дублируемых блоков 1 и 2, чтобы ни один ошибочный сигнал нс появился на выходе устройства. Поэтому сигналы на выходе устройства являются сдвинутыми на один разряд по сравнению с сигналами на выходах дублируемых блоков 1 и 2 (фиг.2 л).

Аналогичным образом устройство работает и при отказе типа "постоянная единица" дублируемого блока 1.

В этом случае сигнал с выхода первого блока сравнения 3 проходит через первый элемент И 8, подтверждает нулевое состояние второго триггера 14, а выходные сигналы с выхода исправного дублируемого блока 2 через второй блок памяти 5, четэертый элемент И 16 и элемент ИЛИ 17 поступают на выход устройства.

Аналогичным образом устройство работает и при отказе типа "постоянный нуль" дублируемых блоков.

Таким образом, отказ типа "постоянная единица" или "постоянный нуль" дублируемого блока характеризуется несовпадением его выходного сигнала с выходным сигналом другого дублируемого блока и одновременным совпадением с предыдущим собственным выходным сигналом. Отказы вышеуказанного типа частот встречаются в устройствах дискретного действия, а предложенное устройство позволяет исключить ошибочные сигналы на выходе устройства, появляющиеся по причине возникновения таких отказов.

Формула изобретения

Дублированное устройство, содержащее элемент ИЛИ, два дублируемых блока, подключенных выходами к первым входам первого блока сравнения и к первым входам соответствующих вторых блоков сравнения, о т л ич а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены четыре элемента И,три блока задержки, два триггера и два блока памяти, соединенных входами с выходами соответствующих дублируемых блоков, а выходами — со вторыми входами соответствующих вторых блоков сравнения, подключенных выходами к первым входам соответственно первого и второго элементов И, соеди881682

ВНИИПИ Заказ 9968/70 Тираж 943 Подписное

Филиал ППП "Патент", r.Óæãîðîä,óë.Ïðoåêòíàÿ,4 ненных вторыми входами с выходом первого блока сравнения и со входом первого элемента задержки, подключенного выходом через первый триггер к третьим входам первого и второго элементов

И, подключенных выходами через соответственно второй и третий элемент задержки ко входам второго триггера, выходы которого подсоединены к первым входам третьего и четвертого элементов И, соединенных вторыми входами с выходами соответствУющих блоков памяти, а выходами со входами элемента ИЛИ.

Источники информации, 5 принятые вЬ внимание при экспертизе

1. Aa".oðñêîå свидетельство СССР

9 424120, кл. G 05 В 23/02 1972.

2. Авторское свидетельство СССР

М 283688, кл. G 06 F 11/00, 1968 (прототип).