Устройство микропрограммного управления

 

Союз Совепких

Социапистических

Ресаубпик

ОЙИСАИИЕ

ИЗОБРЕ ЕЙНАЯ

К, АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к ввт. саид-ву— (22) Заявлено 10. 01 ° 80 (21) 2871682/18-24 с присоединением заявки М9— (23) Приоритет—

Опубликовано 151181. Бюллетень М9 42

Дата опубликования описания 15,11.81 (51)м. к.з

606 F 9/22

Государственный комитет

СССР но делам изобретений и открытий (53) УДК 681. 325 (088. 8) l

f

А,А.Èëüèí и С.С.Калинчев 1

J (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ

Изобретение относится к вычислительной технике и может быть использовано при создании микропрограммных процессоров. .Известно устройство микропрограммного управления, содержащее блок памяти, усилители, дешифратор, схему выбора, регистры адреса, схему управления, группы элементов И, группу эле- 0 ментов ИЛИ, триггер управления, блок объединения признаков условного перехода (1) .

Недостатком такого устройства является большой объем оборудования.

Наиболее близким к изобретению по технической сущности и достигаемому результату является устройство многопрограммного управления, содержащее бло к сравнения, три блока памяти, регискгр кода операции, блок синхрониза- 20 ции, регистр адреса, регистр микрокоманды, дешифратор, формирователь функциональных сигналов (21 .

Однако такое устройство характери!

5 зуется ограниченной областью примене- . ния.

Цель изобретения - расширение области применения устройства.

Поставленная цель достигается тем, что в устройство микропрограммного управления, содержащее три блока,памяти, первый регистр адреса, группу схем сравнения, причем первый

/ второй выходы первого блока памяти соединены соответственно с первым, вторым входами каждой схемы сравнения группы, третий вход каждой схемы сравнения группы соединен с информационным входом устройства, выход второго блока памяти является управляющим выходом устройства, введены шифратор, два блока элементов И-ИЛИ, второй регистр адреса, причем третий выход первого блока памяти соединен с первым входом первого блока элементов И-ИЛИ, второй вход первого блока элементов И-ИЛИ соединен с первым выходом третьего блока памяти, четвертый выход первого блока памяти соединен с первым входом второго блока элементов И-ИЛИ, второй вход второго блока элементов И-ИЛИ соединен со вторым выходом третьего блока памяти, третьи входы первого и второго блоков элементов И-ИЛИ соединены с выходом шифратора, входы первого и второго регистров адреса соединены соответственно с выходами первого и второго блоков элементов И-ИЛИ, выход первого регистра адреса соединен с

881751 входом шифратора и с входами первого и третьего блоков памяти, выход второго регистра адреса соединен с входом второго блока памяти, выходы схем сравнения группы соединены с группой входов шифратора.

На чертеже приведена блок-схема устройства.

Устройство содержит регистры 1 и

2 адреса, блоки 3 и 4 элементов И-ИЛИ, блок 5 памяти микрокоманд, блок 6 памяти адресов, шифратор 7, группу схем

8 сравнения, блок 9 памяти адресов, информационный вход 10 устройства, управляющий выход 11 устройства.

Устройство работает следующим образом. 15

В исходном состоянии в блоки памяти 5, б и 9 заносится необходимая информация, а в адресные регистры 1 и 2 — начальные адреса. В блок 5 памяти микрокоманд записываются все 2О необходимые, причем различные, микрокоманды (МК) без какого-либо повторения или дублирования.

Каждое слово блока б памяти адресов содержит адрес текущей МК из 25 блока 5 А, адрес безусловного (условного) перехода А+ . и адрес блока памяти адресов А60

Указанная информация записывается в в блок б только в тех случаях, когда данный переход программы к следующей

МК является безусловным, т.е. не требует анализа состояния условий системы поступающих по входу 10.

Каждое слово блока 9 памяти адресов содержит К адресов Ац, составл яющих первую группу выходов блока

9, К адресов безусловного (условного) перехода А+ и А>> вторая группа выходов блока 9, а также векторы условий (Ц;j (1 = 1 — К ), состав-

Единичные значения разрядов Y-„ выделяют разряды вектора Г,, которые необходимо сравнивать со значениями шин условий входа 10. Разряды

Ч;, которым в М; соответствуют "0", в сравнении не участвуют.

Информация из блока 9 памяти используется только при организации условного перехода к следующей МК программы. В этом случае выбор адреса A и А+< определяется по состоянию шин условий нхода 10.

Рассмотрйм работу устройства по селекции адресов.

С выхода регистра 2 на управляющий вход шифратора 7 поступает адрес блока памяти Aqq . Если А д = О, то шифратор 7 закрывается и на его выходах устананлинается код "0...0".

Поэтому блоки 3 и 4 переключаются на прием адресов Ац„, А<„, А из блока 6 памяти. Если Ащ = 1, то шифратор 7 открыт и код его ныхода опреде- 65 ляется результатом сравнения в схемах 8. Пусть сравнение происходит в i -й схеме 8 (i =1-К). Тогда на выходе шифратора 7 появляется код, равный 1 и блоки 3 и 4 переключаются на прием информации по L -му направлению. Тем самым выполняется селекция адресов A«, A+<, А5 иэ блока 9 памяти.

Рассмотрим, как выбирается на-. правление перехода программы. В каждой схеме 8 значение условий входа

10 сравнивается с одним из векторов

Цпод вектором маски Й;

Так как для любой пары направлений перехода в произвольной графе программы существует хотя бы одно общее условие перехода, то совпадение одного из векторов условий 3. с состоянием входа 10 может произойти только в одной схеме сравнения 8.

Это совпадение и определяет адреса

A « A„<, Azz, которые должны быть использованы при данном условном переходе к следующей МК программы.

Устройство работает следующим образом.

В каждом такте работы из блоков

5,6 и 9 памяти по адресам А „(регистр

1) и A+< (регистр 2 ) одновременно считается следующая информация: иэ блока 5 памяти — текущая микрокоманда, подлежащая выполнению, из блока

6 памяти возможны следующие адреса

Аи„, А,„, А,, из блока 9 памяти набор возможнйх следующих адресов Ам„, А+, A<„, а также набор векторов условий(9;) и маски (M;) .

Затем в схемах 8 происходит сравнение набора(9<(с состоянием условий входа 10 и выбирается направление условного перехода программы (если А „ на выходе регистра 2 равен 1), т.е. с помощью блоков 3 и 4 на входы регистра 1 подается следующий адрес

А м„, а на входе регистра 2 — следующие адреса А, „A<> . В случае, когда переход к следующей МК является безусловным (т.е. А = 0 на выходе регистра 2), блоки 3 и 4 принимают информацию с выходов блока 6 памяти.В конце рабочего такта выбранные адреса А„, Aq, Ащ записываются в адресные регистры 1 и 2. После этого рабочий такт закончен.

Применение изобретения позволяет расширить область применения устройства.

Формула изобретения

Устройстно микропрограммного управления, содержащее три блока памяти, первый регистр адреса, группу схем сравнения, причем первый, второй выходы первого блока памяти соеднены соответственно с первым, BTQ рым входами каждой схемы сравнения

881751

Составитель М. Кудряшев

Редактор Н.Ромжа Техред Т.Маточка Корректор A.Äçÿòêî

Заказ 9975/74 Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

ФилИал ППП "Патент", r.Óæãoðoä, ул.Проектная,4 группы, .третий вход каждой схемы сравнения группы соединен с информационным входом устройства, выход второго блока памяти является управляющим выходом устройства, о т л ив ч а ю щ е е с я тем, что, с целью .расширения области применения, устройство содержит шифратор, два блока элементов И-ИЛИ, второй регистр адреса, причем третий выход первого блока памяти соединен с первым входом первого блока элементов И-ИЛИ, второй вход первого блока элементов И-ИЛИ соединен с первым выходом третьего блока памяти, четвертый выход первого блока памяти соединен с первым входом второго блока элементов И-ИЛИ, второй вход второго блока элементов

И-ИЛИ соединен со вторым выходом третьего блока памяти, третьи входы первого и второго блоков элементов

И-ИЛИ соединены с выходом шифратора, входы первого и второго регистров адреса соединены соответственно с выходами первого и второго блоков элементов И-ИЛИ, .выход первого регистра адреса соединен с входом шифратора и с входами первого и третьего блоков памяти, выход второго регистра адреса соединен с входом второго блока памяти, выходы схем сравнения группы соединены с группой входов шифратора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 437073, кл- 6 06 F 9/14, 1972.

2. Авторское свидетельство СССР

9 583435, кл. 6 06 Р 9/16, 1977 (прототип).