Цифровой пропорционально-интегрально-дифференциальный регулятор

 

Союз Советсккя

Соцнаектнческик

Реапубпкк

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

<>883864 е (61) Дополнительное к авт. саид-ву (22) Заявлено 26.11.79 (2t) 2875150/18-,24 с присоединением заявки ¹ (23) Приоритет

Опубликовано 23.1181. Бюллетень И9 43

Дата опубликования описания 23. 11. 81 (53)м. д.

G 05 8 11/26

Государственный комитет

СССР

Ilo делам нзобретеннй н открытнй (53) УДК 62-50 (088.8) (72) Автор

Н. Т. Малюк (54 ) ЦИФРОВОЙ ПРОПОРЦИОНАЛЬНО- ИНТЕГРАЛЬНОДИФФЕРЕНЦИАЛЬНЫЙ РЕГУЛЯТОР

Изобретение относится к автоматизированным системам регулирования с цифровым управлением и может найти применение в системах регулирования частоты вращения и положения. различных механизмов.

Известен цифровой пропорционально-интегрально-дифференциальный регулятор (ПИД-регулятор), содержащий . реверсивные счетчики, сумматоры,запоминающие устройства, блок управления, схемы совпадения и переполнения и блок знака (11 °

Недостатками известного регуля.тора являются сложность и низкое быстродействие.

Наиболее близким к предлагаемому изобретению по технической сущности является цифровой ПИД-регулятор, содержащий дешифратор, тактовый генератор, управляемый ключ, блок управления, а также первые последовательно соединенные сумматор и регистр, вторые последовательно соеди- 25 ненные сумматор и регистр, третьи последовательно соединенные сумматор и регистр и четвертые последовательно соединенные сумматор и регистр, причем выход первого сумматора соединен с первым входом третьего сумматора, прямой выход первого регист- ра — с первыми входами второго и четвертого сумматоров, а выходы второго и третьего регистров подключены соответственно к второму и третьему входам четвертого сумматора (2) .

Однако известный регулятор сложен и обладает пониженным быстродействием в связи со значительным количеством команд в цикле, которые составляют две операции сложения в суммирующем устройстве (14 команд), а на передачу информации н установку счетчиков в нулевое положение затрачивается семь команд. Всего 21 команда.

Цель изобретения — повышение быстродействия и упрощение регулятора.

Поставленная цель достигается тем, что инверсный выход первого регистра соединен со вторым входом третьего сумматора, выход второго регистра подключен к второму вхсду второго сумматора, вторые входы первого, второго, третьего и четвертого регистров соединены с соответствующими выходами блока управления, вхса которого через управляемый ключ подключен к выходу тактового генератора, а выход первого сумматора через дешифра883864 тор соединен с управляющим входом ключа.

На фиг. 1 приведена блок-схема регулятора; на фиг.2 временная диаграмма его работы.

Регулятор содержит первые сумматор 1 и регистр 2, вторые сумматор

3 и регистр 4, третьи сумматор 5 и регистр 6, четвертые сумматор 7 и регистр 8, блок 9 управления, управляемый ключ 10, тактовый генератор 11 и дешифратор 12.

Кроме того, регистр содержит первый, второй, третий и четвертый выходы 13-16 блока управления, выход 17 управляемого ключа, выход 18 первого сумматора, прямой выход 19-первого регистра, инверсный выход 20 первого регистра, выход 21 второго регистра, выход 22 четвертого сумматора, выход

23 третьего сумматора, выход 24 третьего регистра.

Регулятор работает следующим образоМ.

После включения регулятора сигналом установка в "О." регистры 2,4,6 и 8 устанавливаются по своим прямым выходам 19,21,24 и Np в "0".

При отсутствии сигналов N и Nac код й> = 00...0, а код Мос = 11...1, (с целью упрощения схема регулятора приведена в однолинейнОМ изображении), при этом разрядность всех сумматоров и регистров принята на едини" цу более разрядности кодов задания

N и сигнала обратной свяэи Мов, а старший разряд регистра 8 используется как знаковый: "1" соответствует тому, что в схему управления должен использоваться его инверсный код Мр, а "0" — его прямой код Мв, на выходе 18 сумматора 1 будут все единицы. На выходе дешифратора 12 — "0", ключ 10 разомкнут и тактовый сигнал .

Т на вход блока 9 управления не проходит.

При подаче в момент времени (фиг. 2) управляющего кода М на выходе 18 сумматора 1 при неизменном значении кода Й99 появится код, соответствующий N>, на выходе деиифратора 12 появляется "1",ключ

10 Открывается и тактовый генератор

11 подключается к блоку 9 управления. На выходах 13-16 йоследнего поочередно появляются сигналы единичного уровня. Одновременно на выходе

23 сумматора 5 появляется код, соответствующий восьми, так как на выходе 20 регистра 2 все единицы. Первым же.импульсом с выхода 13 блока 9 управления этот код переписывается в регистр б вместе с сумматором

5, формирующий дифференциальную составляющую сигнала регулирования регулятора. Вторым импульсом с выхода 14 блока 9 управления код на выходе 12 сумматора 1 переписывается в регистр 2, код на выходе 19 кото40

60 рого соответствует пропорциональной составляюшей сигнала регулирования.

Третьим импульсом с выхода 15 блока

9 последний код через сумматор 3 переписывается в регистр 4, который совместно с сумматором 3 формирует

)интегральную составляющую сигнала регулирования. Коды 19,21 и 24 с выходом регистров 2,4 и б поступают на входы сумматора 7. Изменение коэффициентов передачи кодов 19,21 и 24 в 2,4,8... раз может быть осуществлено простым смещением входных шин сумматора 7. Четвертым импульсом с выхода 16 блока 9 результирующий код с выхода 22 сумматора 7 переписывается в регистр 8.

Все операции формирования составляющих сигнала регулирования заканчиваются за время д .

Под воздействием управляющего кода N в системе регулирования происходит изменение выходной координаты и

/ начинает изменяться код N íà выходе дешифратора 12 поддерживается "1" и ключ 10 остается замкнутым.

Во время второго такта вновь на выходах 13-16 блока 9 формируются импульсы управления. К этому времени (фиг.3) за счет изменения кода Мвв (на фиг.3 показан прямой код Nz< ) на выходе 18 сумматора 1 также иэменЯетсЯ кОД Мв„ = N — М99 .

Сумматоры 1,3 и 5 являются комбинационными с высоким быстродействием и за время формирования дс составляющих ПИД-регулятора изменение кодов М и N9 и соответственно, ко- . да N<< не происходит.

В начале второго такта код N не изменяется, а код Йвв изменится.

Результирующий код на выходе 18 сумматора 1 также изменится (фиг.3) .

На выходе 23 сумматора 5 получим

Ко> Ми = М в + .Мгв.

Первым импульсом с выхода 13 блока .9 этот код переписывается в регистр 6. Вторым импульсом с выхода

14 блока .9 код переписывается в регистр 2, код М 9 суммируется сумматором 3 с кодом М, и третьим импульсом с выхода 15 блока 9 результирующий код переписывается в регистр 4., Этот код соответствует интегральной составляющей сигнала регулирования.

КОды Млр, NP, и cyMMHpy òся сум матором 7 и четвертым импульсом с выхода 16 блока 9 результирующйЪ.код

М переписывается в регистр 8.

B начале третьего такта код й„ становится равным нулю О, код N „, и соответственно, код N л, не меняются.

В этом же такте (фиг.3) в момент времени t. код М уменьшается, например, в два раза, однако вследствие дискретности регулятора это изменение проходит на выход регулятора только в начале четвертого такта.

883864

Таким образом, на выходе 18 сумматора 1 код М ю равен разности кодов М. и М, причем эта разность при„,изменейии одного из кодов меняется в каждый такт. Код М при каждой команде с блока 9 изменяется на величину кода N g . При -положительном в.

М49 = N„- Noo, код Мщ все время увеличивается на величину М формируемую сумматором 1 и регистром 2 в дискретные моменты времени T. o

Запись в регистры производится по передним фронтам импульсов с выходов

13-16 блока 9, сбоев в работе регулятора, при Ь t<< Т, и ошибок в формировании составляющих регулирования быть не может (здесь Т вЂ” период тактового генератора).

В реальных системах регулирования с целью исключения потери информации должно быть предусмотрено ограничение составляющих регулирования, осо- 20 бенно интегральной составляющей. Испытания ПИД-регулятора в системе регулирования частоты вращения двигателя

:постоянного тока йоказали, что уве-: личение разрядности сумматорой и ре- Q5 гистров на два (с учетом одного знакового разряда) по сравнению с максимальной .разрядностью кодов Мз и Ny исключает потерю информации-при лю.бых изменениях N и Noo . 30

При .М = 00...0 и Мд = 11...1 на выходе дешифратора 12 появляется

"О", ключ 10 размыкается и управляющие импульсы в блоке 9 не формируются, а код Мп = О. 3S

Экономический эффект достигается за счет упрощения схемы (аппаратные затраты снижаются по сравнению с известными схемами цифровых ПИД-регуляторов на 25-ЗОЪ) и повышения быстродействия: полное время д фор- 40 мирования результирующего кода Мр не превышает 0,5 мкс, что позволяет принять время Т (0,5 мс.

Формула изобретения

Цифровой пропорционально-интегрально-дифференциальный регулятор, содержащий дешифратор, тактовый rå нератор, управляемый ключ, блок управления, а также первые последовательно соединенные сумматор и регистр, вторые последовательно соединенные сумматор и регистр, третьи последовательно соединенные сумматор и регистр и четвертые последователь но соединенные сумматор и регистр, причем выход первого сумматора соединен с первым входом третьего сумматора, прямой выход первого регистра — c первыми входами второго. и четвертого сумматоров, а выходы второго и третьего регистров подключены соответственно к второму и третьему входам четвертого сумматоров, о .т л и ч а ю шийся тем, что, с целью повышения быстродействия и упрощения регулятора, инверсный выход первого регистра соединен со вторым входом третьего сумматора, выход второго регистра подключен к второму входу второго сумматора, вторые входы первого, второго, третьего и четвертого регистров соединены с соответствующими выходами блока управления, вход которого через управляемый ключ подключен к выходу тактового генератора, а выход первого суьматора.через дешифратор соединен с управляющим входом ключа.

Источники информации, принятые во внимание при эксцертизе

1. Круг Е;К. и-др. Цифровые регуляторы. М.-Л., ",Энергия", 1966, с. 337;

2. Круг Е.К. и др. Принципы построения одноканальных цифровых регуляторов. М., "Советское радио", 1969, с. 200 (прототип).