Устройство для контроля параллельного кода на четность

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

<111 883910 (61) Дополнительное к авт. саид-ву— (22) Заявлено 171079 (21) 2830638/18-24 с присоединением заявки ¹â€” (23) Приоритет—

Опубликовано 2311.81, Бюллетень М 43 (51)М. Кл.

G 06 F 11/10 Государственный комитет

СССР но делам изобретений и открытий (53) УДК 681. 8 . (088. 8) Дата опубликования описания 23.1181 (72) Авторы изобретения

В. А. Мельников, В. Е. Адамов и В. М. Цлотников ! !

7 (71) Заявитель (54) УСТРОЙСТВО ДЛЯ KOHTPOJIH ПАРАЛЛЕЛЬНОГО

КОДА HA ЧЕТНОСТ Ь

Изобретение относится к вычислительной технике и может быть использовано для проверки на четность информации, применяемой в параллельном коде.

Известно устройство для контроля на четность цифровой информации, содержащее регистр, логические элементы И и ИЛИ, ключи, причем выход каждого. разряда регистра, начиная со второго, соединен с первыми входами соответствующих элементов И и ИЛИ, выход каждого элемента И соединен со входом сбответствующего ключа, выход каждого элемента ИЛИ соединен 15 со вторыми входами последующих элементов И и ИЛИ и с выходом соответствующего ключа, выход первого разряда триггера соединен со вторым входом элементов И второго разряда (1 1. 20

Известно также асинхронное устройство для определения четности информации, содержащее регистр, разрядные входы которого являются входами устройства, элемент ИЛИ, выходом 25 соединенный со счетным входом триггера, выходы которого соединены с первыми входами двух элементов И, выходы элементов И являются выходами устройства, второй и третий элементы 30

ИЛИ, элементы И, второй триггер и элемент задержки, причем входы устройства соединены с входами второго элемента ИЛИ, выход которого соединен с входом элемента задержки и с входом установки в единицу второго триггера, выходы второго триггера и элементы задержки соединены с входами третьего элемента И, выход которого соединен с одним из входов второго элемента ИЛИ и с первыми входами четвертого и пятого элементов И, вторые входы которых соединены с. выходами первого разряда регистра, выход пятого и последующих нечетных элементов И соединены с первыми входами двух следующих элементов И, вторые входы которых соединены с выходами следующего разряда регистра, выходы четвертого и .последующих четных элементов И соединены с входами первого элемента ИЛИ.и с входами установки в нуль соответствующего разряда регистра, выход последующего элемента И соединен с вторыми входами первых двух элементов И, выходы которых соединены с входами третьего элемента ИЛИ, выход третьего элемента ИЛИ соединен с входами установки в нуль первого и второго триггеров (2) .

883910

Недостатком известных устройств является их сложность.

Известно также устройство для контроля параллельного двоичного кода на четность, содержащее два элемента И, регистры сдвига, причем информационными входами устройства .являются параллельные входы регистра сдвига, нулевые разрядные выходы которого соединены с входами первого элемента И, выход которого соедннен с первым входом второго элемента И, вто- о рой вход второго элемента И соединен с шиной тактовой частоты, а его выход — с входом сдвига регистра сдвига, выход которого соединен со счетным входом триггера, выход триггера 15 является выходом устройства 31.

Недостатком устройства является низкое быстродействие, обусловленное учетом положения единицы старшего разряда кода. 26

Наиболее близкИм по технической сущности и достигаемому положительному эффекту к предлагаемому изобретению является устройство, для контроля двоичного кода на четность, 2$ содержащее элемент И, первые входы которых соединены с выходами соответствующих контролируемых разрядов, элемент ИЛИ, входы которой подключены к выходам элементов И, распределитель импульсов и фиксирующий триггер, счетный вход которого соединен с выходом элемента ИЛИ, а его нулевой вход подключен к первому выходу распределителя импульсов, другие выходы которого соединены со вторыми вход,ми соответствующих элементов и

Недостатком известного устройства является его сложность и низкое быстродействие, обусловленное необходи- 4Q мостью опроса всех разрядов, в том числе и тех, которые находятся в нулевом состоянии, а также необходимость специального обнуления соответствующих разрядов после окончания процесса контроля кода на четность, вслецствие чего замедляется готовность к контролю следующей кодовой комбинации. цель изобретенйя - повышение быстродействия устройства для контроля параллельного кода на четность.

Поставленная цель, достигается тем, что в устройство, содержащее регистр группу элементов И, элемент

ИЛИ, триггер, причем информационные

И входы устройства соединены с единичными входами регистра, единичнкй выход каждого разряда регистра соединен с первым входом соответствующего элемента И группы, выход каждо- 40 го элемента И группы соединен с нулевым входом соответствующего разряда регистра и с соответствующим входом элемента ИЛИ, выход которого соединен со счетным входом триггера, выхо- g$ ды которого являются выходами устройства, в него введены элемент И и элемент И-НЕ, причем тактовый вход устройства соединен с первым входом элемента И, выход которого соединен со вторыми входами элементов И групйы, нулевой выход К-го разряда ре- гистра соединен с соответствующим входом элемента И-HE и с (К+2)-ми входами элементов И группы от (К+1).го до и -ro, выход элемента И-НЕ соединен со вторым входом элемента И.

Сущность изобретения состоит в упрощении устройства, что достига,— ся исключением распределителя импульсов, съем информации осуществляется во время прихода импульсов тактовой частоты на первый вход элемента И. Кроме того, повышается быстродействие устройства за счет съема и подсчет информации о состоянии тех разрядов регистра, которые имеют единичное значение.

Элементы И соответствующих разря-дов регистра предназначены для съема информации тех разрядов регистра, которые имеют единичные значения по приходу импульсов тактовой частоты с выхода вновь введенного элемента И, при этом за счет соединения нулевых выходов триггеров каждого предыдущего разряда регистра с входами элементов И группы последующих разрядов съем информации производится в порядке возрастания разрядов регистра, начиная с младшего. После снятия информации соответствующий разряд регистра обнуляется и осуществляется подготовка следующего элемента И группы для снятия информации со следующего более старшего разряда регистра.

Элемент И-HE предназначен, для формирования разрешающего сигнала на вход элемента И, который обеспечивает прохождение импульсов тактовой частоты на входы всех элементов И группы. При обнулении регистра выдается сигнал о запрещении прохождения импульсов тактовой частоты и roxoa omm регистра к принятию для контроля следующего кода.

Элемент ИЛИ предназначен для приема информации о единичных значениях разрядов и их подсчета на триггере со счетным входом.

На чертеже изображена функциональная схема предлагаемого устройства контроля. устройство содержит входы 1 кода, регистр 2, элемент И 3, тактовый вход 4, элемент И-НЕ 5, группу элементов И 6-9, элемент ЙЛИ 10 и триггер 11 со счетным входом.

Регистр 2 предназначен для хранения контролируемого кода, поступающего на входы 1. Единичные выходы каждого разряда регистра 2 соединены с первыми входами соответствующих

8839 10 элементов И 6-9 группы элементов И последующих разрядов регистра 2.

Нулевой выход первого разряда регистра 2 соединен со входом элемента .И 7 второго разряда, элементом И 8 .третьего разряда и так далее, включая элемент И 9 последнего разряда кода и элементом И-НЕ 5. Нулевой выход второго разряда регистра 2 соединен со входом элемента И 8 третьего разряда, элементом И 9 последнего разряда кода и элементом и-НЕ 5 и так далее. Нулевой выход последнего разряда регистра 2 соединен только со входом элемента И-НЕ 5. Выход элемента И-НЕ 5 соединен со вторым входом элемента И 3, первый вход которого является входом тактовой частоты 4, выход элемента И 3 соединен со входами элементов И 6-9 группы элементов И соответствующих разрядов регистра 2. Выходы элементов И

6-9 группы элементов И соединены со входами ИЛИ 10 и нулевыми входами триггеров регистра 2 соответствующих разрядов. Выход элемента ИЛИ 10 соединен со счетным входом триггера 11,. выходы которого являются выходами устройства.

Устройство работает следующим образом.

В исходном положении регистр 2 находится в нулевом состоянии и на выходе. элемента И-НЕ 5 имеется потенциал, запрещающий прохождение импульсов тактовой частоты со входа

4 через элемент И 3 на элементы

И 6-9. Триггер со счетным входом 11 также установлен в нулевое состояние.

Контролируемый вход в параллельном виде подается на информационные входы регистра 2 и записывается в нем, при этом состояние регистра 2 изменяется относительно исходного нулевого состояния и на выходе элемента И-НЕ 5 появляется потенциал, разрешающий прохождение импульсов тактовой частоты, поступающих на первый вход 4 элемента И 3, на эле- менты И 6-9 группы элементов И для съема информации о единичном значении определенных разрядов регистра 2.

Если в регистре записан код 0101, на выходе элемента И-НЕ 5 возникает сигнал, поступающий на второй вход элемента И 3 и разрешающий прохождение импульсов тактовой частоты, поступающих на первый вход 4 элемента И 3. Первый тактовый импульс, проходя со входа 4 через элемент И 3, поступает на вход элементов И 6-9.

Однако съем информации о единичном значении разрядов регистра 2 производится только с первого разряда за счет запрещающего сигнала, поступающего на элементы и 7-9 с нулевого выхода первого разряда регистра 2.

Первый тактовый импульс осуществляет съем информации о единичном значении первого разряда регистра 2, поступа. ет через элемент ИЛИ 10 на счетный вход триггера 11, перебрасывая его в единичное значение. Одновремен-. но сигнал с выхода элемента И 6 поступает на нулевой вход триггера первого разряда регистра 2, устанавли. вая его в нулевое состояние и подготавливая тем самым элементы И 7-9 для съема информации с последующих разрядов. Второй тактовый импульс осуществляет съем информации о еди- ничном значении триггера третьего разряда регистра 2, так как элемент

И 7 закрыт за счет низкого потенциала, поступающего с единичного выхода второго разряда регистра.

Таким образом осуществляется съем информации с третьего разряда реги20 стра. Сигнал с выхода элемента И 8 поступает через элемент ИЛИ 10 на счетный вход триггера 11 и переклю-. чает его, одновременно устанавливая триггер третьего разряда регистра 2 в нулевое состояние. Регистр 2 обнуляется, на нулевых выходах которого возникают высокие потенциалы, посту= пающие на элемент И-НЕ 5, сигнал с выхода которого запрещает прохождение импульсов тактовой частоты с элемента И 3.

После окончания поступления импульсов тактовой частоты состояние триггера 11 указывает, какое количество импульсов (четное или нечетное) ос35 тупило Hà его вход, т.е. По состоянию триггера можно определить четиость или нечетность контролируемого кода.

При этом необходимо для контроля подать столько импульсов тактовой час40 тоты, сколько разрядов кода имеет единичное значение.

Быстродействие предлагаемого устройства зависит от количества единиц в коде, тогда как в известном

45 для контроля кода необходимо подать (n+1) тактовых импульсов, где и разрядность кода, что говорит о большем быстродействии предлагаемого устройства, а исключение из схемы

50 распределителя импульсов позволяет упростить конструкцию устройства.

Формула изобретения

Устройство для контроля параллельного кода на четность, содержащее регистр, группу элементов И, элемент

ИЛИ и триггер,.причем информационные входы устройства соединены с единич60 ными входами регистра, единичный выход каждого разряда регистра соединен с первым входом соответствующего элемента И группы, выход каждого элемента И группы соединен с нулевым

65 входом соответствующего разряда ре883910

ВНИИПИ Заказ 10233/74 Тираж 748 Подписное филиал ППП "Патент", r.Óæãîðîä,óë.Ïðîåêòíàÿ,4 гистра и с соответствук цим входом элемента ИЛИ, выход которого соединен со счетным входом триггера, выходы которого являются выходами устройства, о т л и ч а ю щ е е с я . тем, что, с целью повышения быстродействия, устройство содержит элемент И

S и элемент И-НЕ, причем тактовый вход устройства соединен с первым входом элемента И, выход которого соединен со. вторыми входами элементов И группы 10 нулевой выход К-го разряда регистра соединен с соответствующим входом элемента И-НЕ и с (К+2)-ми входами элементов И группы от (К+1)-го до п-го,выход элемента И-НЕ соединен со вторым входом элемента И.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 382090, кл. G 06 F 11/10, 1972.

2. Авторское свидетельство СССР

9 552609, кл. G 06 F 11/08, 1977.

3. Авторское свидетельство СССР

Р 530332, кл. G 06 F 11/10, 1977.

4. Авторское свидетельство СССР

9 428385, кл. G 06 F 11/10, 1975 (прототип).