Формирователь импульсов сброса

 

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свнд-ву— (22) Заявлено 14.03.80 (21) 2893826/18-21 (51) М. Кл.е с присоединением заявки №вЂ”

НОЗ К 5/20

Гэеудэрстеевкый кеметет

СССР (23) Приоритет—

{53) УДК 621.374.,2 (088.8), Опубликовано 23.11.81. Бюллетень ¹ 43 йо деваем кзебретекий и еткрмтий

Дата опубликования описания 28.11.81

:(72) Авторы изобретения

Г. Д.. Беляев и И. Г. Фильцер

/ (7l) Заявитель (54) ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ СБРОСА

2 сброса, что сужает функциональные его возможности.

Наиболее близким к изобретению по технической сущности является формирователь импульсов сброса, содержащий времязадающий конденсатор, подключенный одним выводом к общей шине, и ключевой транзистор, включенный по схеме с общим эмиттером, коллектор которого подключен через инвертор к шине выходных сигналов, à база подсоединена через резистор к эмиттеру и через последовательно соединенные стабилитрон и резистор„к шине питания (2).

Недостатком известного устройства является то, что при кратковременном провале напряжения питания ниже допустимого уровня устройство не формирует, импульса сброса.

Вель изобретения — формирование импульса сброса полноценной длительности при кратковременных провалах напряжения питания.

Для достижения цели в формирователь

20 импульсов сброса, содержащий времязадающий конденсатор, подключенный одним выводом к общей шине, и ключевой транзистор, включенный по схеме с общим эмитl

Изобретение относится к импульсной. технике и может быть использовано в цифровой аппаратуре, в которой недопустима неправильная работа из-за помех по цепи питания и предпочтительно повторение рабочего цикла с исходного состояния.

Известен формирователь импульсов сброса при включении источников питания, .содержащий входной элемент И вЂ” НЕ, один вход которого соединен со входом устройства, а другой через параллельно включенные резистор и конденсатор с общей шиной. Выход входного элемента И вЂ” HE через резистор соединен с запускающим конденсатором и одним из входов выходного элемента И—

НЕ, другой вход которого подключен ко входу устройства. Выход выходного злемейта И вЂ” НЕ соединен с выходом устройства и через конденсатор с резистором и входом элемента И вЂ” НЕ обратной связи, выход ко торого через диод подключен ко входу выходного элемента .И†HE, соединенного с запускающим конденсатором 111.

Недостаток данного устройства состоит

s том, что при кратковременном провале напряжения питания . ниже допустимого уровня устройство не формирует импульса

О Il И С А Н И Е (884113

ИЗОЬРЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

884113 тером, коллектор которого подключен через инвертор к шине выходных сигналов, а база подсоединена через резистор к эмиттеру и через последовательно соединенные стабилитрон и резистор к шине питания, введены три дополнительных транзистора, диод и резисторы, при этом второй вывод время задающего конденсатора подключен к эмиттеру первого дополнительного транзистора, соединенного коллектором с катодом стабилитрона, а базой подключенного через резистор к шине питания и непосредственно к коллектору второго дополнительного транзистора, и через резистор к коллектору третьего дополнительного транзистора, причем выход инвертора подключен через последовательно соединенные диод и резистивные делители к базам второго и третьего до пол интел ьных тра нзи стор ов, эмиттеры которых подключены к общей шине.

На чертеже представлена схема формирователя импульсов сброса.

Формирователь импульсов сброса содержит ключевой транзистор 1, включенный по схеме с общим эмиттером, к коллектору которого подключен резистор 2, соединенный другим выводом с шиной питания, и инвертор 3, соединенный с шиной выходных сигналов. К базе подключен резистор 4 утечки и анод стабилитрона -5, катод которого через времязадающий резистор 6 соединен с шиной питания и соединен непосредственно с коллектором первого дополнительного транзистора 7, база которого соединена через резистор 8 с шиной питания и соединена непосредственно с коллектором второго дополнительного транзистора 9, включенного по схеме с общим эмиттером, эмиттер первого дополнительного транзистора 7 соединен с времязадающим конденсатором 10, другой вывод которого подключен к общей шине и соединен через резистор 11 с коллектором третьего дополнительного транзистора 12, включенного по схеме с общим эмиттером. К базе второго дополнительного транзистора 9 подключены резистор 13 утечки и резистор !4, к базе третьего дополнительного транзистора 12 подключены резистор 15 утечки и резистор !6, а выход инвертора 3 подключен к аноду диода 17, катод которого соединен с резисторами 14 и 16.

Устройство работает следующим образом.

При включении напряжения питания открывается и входит в насыщение транзистор

7 и начинается заряд юнденсатора !О через транзистор 7 и резистор 6. Пока напряжение в коллекторе транзистора 7 меньше напряжения пробоя стабилитрона 5, транзистор заперт, в его коллекторе высокий потенциал и на выходе инвертора 3 формируется низкий потенциал, используемый для сброса в исходное состояние элементов памяти цифровой схемы. Когда потенциал на коллекторе транзистора 7 достигает пробоя стабилитрона, включается и входцт в насыщение транзистор I, вследствие чего на выходе инвертора 3 формируется положительный перепад напряжения и заканчивается формирование импульса сброса. При этом через диод 17 и резисторы 14 и 16 включаются и входят в насыщение соответственно транзисторы 9 и 12, благодаря чему выключается транзистор 7, а конденсатор 10 разряжается через резистор 11 и транзистор 12, При кратковременном провале напряжения питания до такого уровня, что выключается.стабилитрон 5, и следовательно, запирается транзистор 1, на выходе инвертора 3 формируется низкий потенциал, что приводит к выключению транзисторов 9 и

12 и началу процесса заряда полностью разряженного конденсатора 10 через открывшийся транзистор 7 и резистор 6. Только когда напряжение в коллекторе транзис"ора 7 достигает напряжения пробоя стабилитрона 5, на выходе устройства закончится формирование импульса сброса. Таким образом, длительность импульса сброса на выходе устройства практически одинакова при включении питания и при кратковре2у менном и длительном провалах напряжения питания ниже уровня пробоя стабилитрона, причем формирование импульса сброса начинается практически одновременно с передним фронтом провала напряжения пи тания.

Использование изобретения позволяет обеспечить формирование импульсов сброса полноценной длительности даже при кратковременных провалах напряжения питания ниже допустимого уровня. Изобретение

yg,можно использовать для сброса всех или части элементов памяти цифрового устройства в исходное состояние по усмотрению разработчика цифрового устройства, т. е. позволит быстрее приводить цифровое устройство в исходное состояние после сбоев в

40 его работе, вызванных провалами напряжения питания ниже допустимого уровня. Кроме того, изобретение можна использовать в качестве индикатора провалов напряжения питания ниже допустимого уровня.

Формула изобретения

Формирователь импульсов сброса, Содержащий времязадающий конденсатор, подключенный одним выводом к общей шине, и ключевой транзистор, включенный по схеме с общим эмиттером, коллектор которого подключен через инвертор к шине вы. ходных сигналов, а база подсоединена через резистор к эмиттеру и через последовательно соединенные стабилитрон и резистор к шине питания, отличающийся тем, что, с целью формирования импульса сбро884113

Составитель Н. Маркин

Редактор H. Джуган Техред А. Бойкас Корректор М Шароши

Заказ 0254 84 Тираж 99! Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий! !3035, Москва, )К вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4 са полноценной длительности прн кратко. временных провалах напряжения питания, в него введены три дополнительных транзистора, диод и резисторы, при этом второй вывод времязадающего конденсатора подключен к эмиттеру первого дополнительного транзистора соединенного коллектором с ,катодом стабилитрона, а базой подключенного через резистор к шине питания и непосредственно. к коллектору второго дополнительного транзистора, и через резистор к коллектору третьего дополнительного транзистора, причем выход инвертора подключен через последовательно соединенные диод и реэистивные делители к базам второго и третьего дополнительных транзисторов, эмит теры которых подключены к общей шипе.

Источники информации, принятые во внимание при экспертчзе

1. Авторское свидетельство СССР

¹ 514425, кл. Н 03 К 4/83, 05,03.75.

2. Андреев В. М. и др. Схемы обработки наносекундных импульсов. «Конструирование научной и космической, аппаратуры»,, М., «Наука», 1977, с.,34, рис. 1 (прототип)