Полупроводниковое постоянное запоминающее устройство

 

Союз Советск их

Социалистических

Республик

О Il И С А Н И Е < 886054

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДИТЕЛЬСТВУ (61) Дополнительное к авт. синд-ву (22)Заявлено 20,02. 78 (23) 2581218у18-24 (53)NL. Кл.

Q 11 С 17/00 с присоединением заявки №(23) Государственный комитет

СССР па делам изобретений и атнрытий

П риоритет

Опубликовано g0 11 81 Бвллетень ¹ 44 (53) УДК 681.. . 327.6(088.8) Дата опубликования описания 01. 12.8 1 (72) Авторы изобретения

И. Я. Козырь и О. А. Петросян (71) Заявитель

Московский институт электронной (54) ПОЛУПРОВОДНИКОВОЕ ПОСТОЯННОЕ ЗАПОМИНАЮШЕЕ

УСТ РОЙС ТВО

Изобретение относится к вычислитель- ной технике, в частности к микроэп ктронным запоминающим устройствам, и может быть использовано в устройствах ,обработки цифровой информации памяти подпрограмм, табличных данных, генера торов символов, преобразователей кодов и др.

Известны полупроводниковые постоянные запоминающие устройства с элементами связи на диодах (11 . . Наиболее близким к предлагаемому по технической сущности является поЛупроводниковое постоянное запоминающее устройство, содержащее накопитель с элементами связи на диодах, выходной блок на диодах, регистр апреса, первый и второй дешифраторы (2) .

Недостатками этих полупроводниковых постоянных запоминающих устройств яв.) ляются наличие большого числа пассивных компонентов (резисторов), отсутствйе возможности подбора параметра качества

Р1 (где P - рассеиваемая мощность, 2 время задержки) и расшифровки кода адреса и необходимость применения согласующих каскадов по входу и выходу, что приводит к уменьшению быстродействия, Бель изобретения - повышение быстродействия устройства.

Поставленная цель достигается тем, что полупроводниковое постоянное запоминающее устройство, содержащее накопитель, выходы которого соединены со входами выходного блока, регистр вареса, первые и вторые выходы которого соединены со входами первого и второго дешифраторов, введены три группы ад)5 ресных формирователей, третий дешифра тор и ключ, причем выходы первого дешифратора подключены к соответствующим входам адресных формирователей первой группы, выходы которых соединены с первыми входами третьего дешифратора, вторые входы которого подключены к соответствующим выходам адресных формирователей второй группы, входы ко6054

5 !

О

t5 тьей группы 9. Этб приводит к заземлению соответствующего второго-входа накопителя 1, в то время как на остальных вторых входах накопителя 1. nonnåðживаются высокие уровни напряжения.

Четвертая часть кода аЩ>еса. обеспечивает подачу с четвертого выхода регистра

3 адреса низкого уровня напряжения на вход ключа 10. В результате из накопителя l считывается соответствующее слово и на выходах выходного блока 2 появляются высокие и низкие уровни напряжения, соответствующие считанному слову. В момент завершения считывания информации с четвертого выхода регистра

3 адреса на вход ключа 10 подается высокий уровень напряжения„ который отпирает ключ 10 и приводит выходной блок 2 в исход оэ состояние

Полупроводниковое постоянное запоми наюшее устройство, содержащее накопитель, Я в оды которого соединены со входами вы55 одного. блока, регистр адреса, первые и вторые выходы которого соединены со входами первого и второго цешифраторов, о тл и ч а ю ще е с я тем, что, с целью nnesrторых подсоединены к третьим выходам . регистра адреса, выходы третьего дешифратора соединены с первыми входами накопителя, вторые входы которого подсоединены к выходам адресного формирователя третьей группы, входы которых подключены к выходам второго дешиф>атора, вход ключа подсоединен к четвертому выходу рагистра адреса, а выходы ключа подсоединены к соответствующим выходам выходного. блока.

На чертеже представлена электрическая схема предлагаемого устройства, Полупроводниковое постоянное запоминающее устройство содержит накопитель, l, выхоцы которого соединены со входами выходного блока 2, регистр 3 ад реса, пер.вые и вторые выходы которого соединены со входами первого 4 и вто-рого 5 деши раторов, причем выходы первого дешифратора 4 подключены к со ответствующим входам адресных формирователей первой группы 6, выходы ко торых соепннены с первыми входами третьего дешифратора 7, вторые входы . которого подключены к соответствующим выходам адресных формирователей второй группы 8; входы которых подсоединены к третьим выходам регистра 3 адреса, выходы третьего дешифратора 7 соединены с первыми входами накопителя ;1. вторые входы которого подсоединены к выходам адресных .формирователей третьей группы 9, входы которых подключены к выходам второго дешифратора 5, вход ключа 10 подсоединен к четвертому выходу регистра 3 адреса, а выходы ключа . lO подсоединены к соответствующим выходвм выходного.блока 2. При этом инжекторы адресных формирователей и выходного блока подключены к одному внешнему выводу.

Полупроводниковое постоянное запоминающее устройство работает следующим образом.

В регистр 3 адреса заносится код адреса считываемого слова, состоящий иэ четырех частей. Первая часть кода адреса е первого выхода регистра 3 адреса обеспечивает подачу сигналов на первый дешифратор 4, что приводит к появ- 5Е лению низкого уровня напряжения на соответствующем etо выходе (на остальных выходах первого дешифратора 4 имеются высокие уровни напряжения), При атом на выходах одноименного адресного формирователя первой группы 6 устанавлт ваются высокие уровни найряжения, котстрые поступают на соответствующие пер4

able входы третьего дешифратора 7. Вто

Рая часть коц айреса обеспечивает подачу сигналов с третьего выхода регистра 3 адреса на входы адресных формирователей второй группы 8, что приводит к появжнию высокого уровня напряжения на выходе одного адресного формирователя второй группы 8 (на выхоцах остальных адресных формирователэй второй группы 8 имеются низкие уровни напряжения . В результате воздействия сигналов с ацресных формирователей первой 6 и второй 8 группы .с соответствующих зыходов третьего цэшифратора 7 сигналы поступают на одноименные первые входы накопителя 1. Третья часть кода адреса обеспечивает подачу сигналов со второго выхоца регистра 3 адреса на вход второго дешифратора 5, которые поступают на входы адресных формирователей треТаким образом, предлагаемое устройство по сравнению с известным отличается повышенным быстродействием, которое обеспечивается введением адресных формирователей первой, второй, третьей групп 6, Sи9,,третьего цешифратора 7 и ключа 10.

Формула нз обре тения

886054 шения быстродействия устройства, оно содержит три группы адресных формирователей, третий дешифратор и ключ, причем выходы первого дешифратора подключены к со;ответствующим вхоцам адресных формирователей первой группы, выходы которых соединены с первыми входами третьего

I дешифратора, вторые входы которого подключены к соотвествующим выходам адресных формирователей второй группы, входы которых подсоединены к третьиМ .выходам регистра адреса, выходы третье-. го дешифратора соединены с первыми входами накопителя, вторые входы котэ/ рого подсоединены к выходам адресных формирователей третьей группы, входы которых подключены к выходам второго . дешифратора, вход ключа подсоединен к

5 четвертому выходу регистра адреса, а выходы ключа подсоединены к соответ ствующим выходам выходного блока.

Источники информации, принятые во внимание при экспертизе !

Ф 1, Брик Е. А. Техника ПЗУ. М., Сов. рацио, 1973.

2. Патент США. N 367l948, кл. 340-173 8 Р, опублик. 1972 (протип ).