Сумматор по модулю три

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

< >890393 (61) Дополнительное к авт. свид-ву(53)M. Кл.

G 06 F 7/72 (22)Заявлено 260280 (21) 2887551/18-24

/ с присоединением заявки Ж—

3Ьеудеротвкнный комитет

СССР дв делам изобретений и открытий (23) Приоритет

Опубликовано 15.1 281 Бюллетень М 46 (53)УДК 681 3 (088. 8) Дата опубликования описания 151231

Ф.Ф. Ынайдер и А.Г. Та линский

Ау (72) Авторы изобретения (7l) Заявитель (54) СУММАТОР ПО МОДУЛЮ ТРИ

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах контроля.

Известен сумматор по модулю три, содержащий три установочных триггера с элементами управления в каждом плече триггера на элементах И-НЕ (11.

Недостатком его является низкое быстродейст вие.

Наиболее близким техническим решением к изобретению является сумматор по модулю три, содержащий схемы совпадения, два триггера и две схемы ИЛИ, выходами подключенные ко входам триггеров, первый вход первой схемы совпадения совместно с первым входом второй схемы совпадения, а второй входсовместно с первым входом третьей схемы совпадения являются входами сумматора по модулю три, а вторые входы вто- 0 рой и третьей схемы совпадения подключены к входу первой схемы совпадения (2).

Недостатком известного устройства является низкое быстродействие, обусловленное наличием линии задержки.

Цель изобретения — увеличение быстродействия сумматора.

Поставленная цель достигается тем, что в сумматор по модулю три, содержащий первый и второй триггеры, первый и второй элементы ИЛИ, первый, второй и третий элементы И, причем первый вход сумматора соединен с первым входом первого и второro элементов И, второй вход сумматора соединен с первым входом третьего элемента И и вто-. рым входом первого элемента И, инверсный выход которого соединен со вторыми входами второго и третьего элементов И, выходы первого и второго элементов ИЛИ соединены соответственно . со счетными входами первого и второго триггеров, введены четвертый, пятый, шестой, седьмой, восьмой и девятый элементы И, причем прямой выход первого триггера соединен с первыми вхо0393

15

4S

3 89 дами четвертого и пятого элементов И, . выходы которых соединены соот вет ст венно с первыми входами второго и и рво го элементов ИЛИ, выход третьего элемента И соединен с первыми входами шестого и седьмого элементов И и со вторым входом четвертого элемента И, выход второго элемента И соединен с первыми входами восьмого и девятого элементов И и вторым входом пятого элемента И, инверсный выход первого триггера соединен со вторыми входами шестого элемента И, восьмого элемента И и девятого элемента И, выход которого соединен со вторым входом второго элемента ИЛИ, инверсный выход второго триггера соединен с третьими входами четвертого и пятого элементов И и вто. рым входом седьмого элемента И, выход которого соединен со вторым входом первого элемента ИЛИ, прямой выход второго триггера соединен с третьими входами шестого элемента И и восьмого элемента И, выход которого соединен с третьим входом первого элемента И, выход шестого элемента И соединен с третьим входом второго элемента ИЛИ.

На чертеже представлена функциональ ная схема сумматора по модулю три.

Схема содержит первый, второй, третий и четвертый элементы И соответственно 1-4. Первый триггер 5, пятый, шестой и седьмой элементы И со ответственно 6-8, второй триггер 9, восьмой и девятый элементы И соответственно 10 и 11, первый и второй элементы ИЛИ соответственно 12 и 13, вхо-. ды 14 и 15 сумматора. Первый вход 14 сумматора совместно с первым входом второго элемента И 2, а второй вход

15 совместно с первым входом третьего элемента И 3 являются входами сумматора по модулю три, а вторые входы второго и третьего элементов И 2 и 3 подключены к выходу первого элемента

И 1. Первый вход третьего элемента

И 4 соединен с выходом триггера 5 и третьим входом пятого элемента И 6, второй вход четвертого элемента И 4с первыми входами шестого и седьмого элементов И 7 и 8 и выходом третьего элемента И 3., третий вход четвертого элемента И 4 - с третьим входом пятого элемента И 6 вторым входом седьмого элемента И 8 и инверсным выходом второго триггера 9. Третьи входы шестого элемента И 7 и восьмого элемента И 10 соединены с выходом триггера

9, вторые входы шестого элемента И 7со вторыми входами восьмого и девятого элементов ll и инверсным выходом первого триггера 5. Выход второго элемента И 2 подключен к первому входу< девятого элемента И 11 к первому входу восьмого элемента И 10 и второму входу элемента И 6. Выходы элементов

И 6, 8 и 10 подключены ко входам первого элемента ИЛИ 12, выход которого подключен ко входу триггера 5, а выходы элементов И 4, 7 и 11 подключены ко входам второго элемента ИЛИ 12, выход которого подключен ко входу триггера 9.

Сумматор по модулю три работает следующим образом.

Контролируемый двоичный код поступает параллельно на exoäû 14 и 15.

Пусть на вход 14 поступает нечетный

20 разряд двоичного кода, на вход 15 четный. В этом случае во втором триггере 9 хранится младший разряд остат-ка, в триггере 5 — старший. В процессе работы на входы 14 и 15 могут пода25,ваться коды "00", "01", "10", "11", а в сумматоре может храниться оста"00" и "11" образуют на выходах схемы совпадения 2 и 3 логический "0" и изменений состояния три ггеров 5 и 9 не вь1зывают. Входные коды "01" и "10" изменяют код остатка сумматора, и работа сумматора в этом. случае зависит от состояния триггеров 5 и 9.

При нулевом состоянии триггеров 5 и 9 логические "0" с их прямых выходом блокируют элементы И 4, 6, 7 и 10.

При этом входной код "01" образует на выходе третьего элемента И 3 логический "0", блокирующий элемент И 8 ° на выходе элемента И 2 логическую "1", сигнал которой проходит через элемент И 11 и ИЛИ 13 на вход триггера

9 и устанавливает его в единичное состояние. Таким образом, в сумматоре устанавливается код "01 Входной код

"10" при нулевом состоянии триггеров

5 и 9 образуют на выходе элемента И

2 логический "0", блокирующий эле" мент И ll, а на выходе элемента И 3 ло ги че скую "1", си гнал которой проходит через элемент И 8 и ИЛИ 12 на вход триггера 5 и устанавливает его в единичное состояние, т.е. в сумматоре устанавливается код "10".

При остатке в сумматоре "01" логический "0" с прямого выхода триггера

5 и инверсного выхода триггера 9 бло393

5 890 кирует элементы И 4, 6 и 8. Логичес" кий "0" с выхода элемента И 3 при входном коде "01" блокирует элемент

И 7, а сигнал логической "1" поступает с выхода элемента И 2 через элемент

И 11 и ИЛИ 13 на триггер 9 и через схемы элемента 10 и ИЛИ 12 на триггер

5, устанавливая их cooTветственно в нулевое и единичное состояние. Таким образом, в сумматоре устанавливается код "10". Логический "0" с выхода элемента И 2 при входном коде "10", а остатке в сумматоре "01" блокирует элементы И 10 и 11, а сигнал логической "1" посту пает с выхода элемент а

И 3 через элемент И .7 и ИЛИ 13 на триггер 5, устанавливая его e нулевое состояние. В сумматоре устанавли вается код "00" без установки промежуточного кода "11", т. е. за один такт работы три ггеров.

При остатке в сумматоре "10" логический "0" с прямого выхода триггера

9 и инверсного выхода триггера 5, блокирует элементы И 7, 10 и 11. Логический "0". с выхода элемента И 3, входного кода "01", блокирует элементы И 4 и 8, а сигнал логической "1" поступает с выхода элемента И 2 через элементы И 6 и ИЛИ 12 на триггер 5, устанавливая его в нулевое состояние, т.е. в сумматоре устанавливается код

"00", как и в предыдущем случае, без установки промежуточного кода "11".

Логический "0" с выхода элемента И 2 входного кода " 0" и при остатке в сумматоре "10", блокирует элемент

И 6, а сигнал логической единицы поступает с выхода элемента И 3 через элементы И 4 и ИЛИ 13 на триггер 9 и через элементы И 8 и ИЛИ 12 на триг гер 5, устанавливая их сочт ыетственно в единичное и нулевое состояния, т. е. в сумматоре уст анавли вается код "10".

Благодаря тому, что сумматор во всех случаях вычисляет остаток от деления двоичного хода на три за один такт, он обладает примерно в двое большим быстродействием по сравнению с известным. второй элементы ИЛИ, первый, второй и третий элементы И, причем первый вход сумматора соединен с первыми входами первого и второго элементов

И, второй вход сумматора соединен с пер вым входом трет ье го элемент а И и вторым входом первого элемента И, инверсный выход которого соединен со вторыми входами второго и третьего в элементов И, выходы первого и второго элементов ИЛИ соединены соответственно со счетными входами первого и второго триггеров, о т л и ч а юшийся тем, что, с целью увеличения быстродействия, в сумматор введены четвертый, пятый, шестой, седьмой, восьмой и девятый элементы И, причем прямой выход первого триггера соединен с первыми входами четвертого и пятого элементов И, выходы которых соединены соот вет ст венно с пер выми входами второго и первого элементов ИЛИ, выход третьего элемента И соединен с первыми входами шестого и седьмого элементов И и со вторым входом четвертого элемента И, выход второго элемента И соединен с первыми входами восьмого и девятого элементов И и вторым входом пятого элемента И, инверсный выход первого триггера соединен со вторыми входами шестого элемента И, восьмого элемента И и девятого элемента И, выход которого соединен со вторым входом второго элемента ИЛИ, инверсный выход второго триггера сое35 динен с третьими входами четвертого и пятого элементов И и вторым входом седьмого элемента И, выход которого соединен со вторым входом первого

40 элемента ИЛИ, прямой выход второго триггера соединен с третьими входами

UiG cTU i v элемента И и восьмого элемен та И, выход которого соединен с третьим входом первого элемента И, выход шестого элемента И соединен с третьим входом второго элемента ИЛИ.

Формула и зобрет ения

Сумматор по модулю три, содержащий первый и второй триггеры, первый и

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

N 604155 кл. Н 03 K 23/02, 1976.

2. Авторское свидетельство СССР 541175, кл. G 06 F 11/00, 1978 (про-отип) .

890393

Составитель Сигалов

Редактор M. Недолужейко Техред И,йинц Корректор Н. Швыдкая

Ю

Заказ 11007/78 Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и откритий

113035, Москва, Ж-35, Раушская наб;, д. 4/5 филиал llAn "Патент", r. Ужгород, ул. Проектная, 4