Устройство для отображения информации

 

Союз Советскыи

Социапистическиа

Республик (iii892467 (8l ) Дополнительное к авт. свид-ву (5l )M. Кл. (22) Заявлено 17,09.79 (2I ) 2818629/18-24

5 09 Я 1/26 с присоединением заявки № (23) Приоритет

9вударстванньй кемнтет

СССР

Опубликовано 23.12,81. Ьктллетень ¹47

Дата опубликования описания 26.12.81

d0 делам нзабретений и вткрнтнй (53) УД1(62 1.3 17. .329(088.8) (72) Авторы изобретения

Б. Я. Бурдаев и А. B. Шанин (7l ) Заявитель (54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ИНФОРМАЦИИ

Изобретение относится к устройствам анализа и отображения однократ ных быятропротекающих пропвссовр BpH-, меняемых в различных физических экспериментах, связанных с разрушением исследуемой информации и характери5 зуюшихся большим объемом регистрируемой информации.

Известно устройство для отображения, содержащее электроннолучевую

1о трубку, коммутируемый источник, блок задержки, блок развертки записи, блок калибровки, первый блок подсвета, формирователь запускающих импульсов, усилитель, блок развертки: считывания, второй блок подсвета, блок памяти, блок индикации, блок управления, цифровой фазовый дискриманатор, дополнительный блок памяти и блок анализа процесса, причем управляющие входы коммутируе мого источника питания, блока развертки записи, блока калибровки, первого и второго, блоков подсвета соединены с соответствующими выходами блока управления, а выходы — с соответствующими электродами электроннолучевой трубки, управляющий вход формирователя запускающих импултсов соединен с соответствующим выходом блока управления, информационный вход - а шиной входного сигнала и через блок задержки с соот. ветствующим электродом электроннолучевой трубки, а выход с запускающими входами блока развертки записи и пер:вого блока подсвета, входы блока развертки считътвания, усилителя соедйнены с соответствующими электродами электроннолучевой трубки, управляющий и первый информационный входы блока рндикации связаны с выходом блока управления и выходом блока развертки считывания соответственно, управляющие входы блока памяти и блока анализа процессов соединены с соответствующими выходами блока управления, инфор мационный вход блока памяти связан с выходом цифрового фазового дискриминатора, а выход - c информационным

892467 входом блока анализа процессов, управляющий и информационный выход которого соединены с соответствующим входом блока управления и первым информационным входом дополнительного блока памяти соответственно, управляющий вход цифрового фазового дискриминатора связан с одноименным входом блока развертки считывания и соответствующим выходом блока управления, а информационный вход — с выходом усилителя и вторым информационным входом дополнительного блока памяти, выход которого соединен со вторым информационным входом блока индикации $2) .

Однако известное усторйство не позволяет регистрировать большое число однократных сигналов со случайным распределением амплитуд эа один цикл подготовки мишени электроннолучевой трубки.

Известно также устройство, содержащее три блока памяти, первый из которых соединен с шинами входного сигнала, блоком управления, индикатором и фазовым дискриминатором, связанным с блоком управления и вторым блоком памяти, который соединен с блоком анализа, подключенным к блоку ynpaweния и третьему блоку памяти, который связан с блоком управления и индикатором, схему сравнения, буферный регистр, сумматор, преобразователь код напряжение и аналого-цифровой преобразователь, соединенные с блоком управления, а аналого-цифровой преобразователь соединен с шинами входного сигнала, первым блоком памяти, сумматором, подключенным к буферному регистру, и схемой сравнения, котораа подключена к буферному регистру, свя занному через преобразователь код-напряжение с первым блоком памяти $2) Недостатком является то, что устройство не позволяет регистрировать большое количество последовательно следующих импульсов, так как регистрация ведется до тех пор, пока амплиту да очередного сигнала не превысит размер свободного участка экрана, после чего устройство переходит на считывание, а следовательно, неизбежна потеря информации, Бель изобретения - повышение достоверности отображения информации.

Поставленная цель достигается тем, что в устройство для отображения информации, содержащее последовательно соединенные блок управления, усилитель

l0

50 .55

4 считывания, фазовый дискриминатор, первый блок памяти, блок анализа, второй блок памяти и блок индикации, подключенный к блоку управления, связанному с фаэовым дискриминатором, первым блоком памяти, блоком анализа и вторым блоком памяти, и блоки буферной памяти, каждый из которых содержит запоминающую электронолучевую трубку (ЗЭЛТ), узел развертки считывания

ЗЭЛТ, подключенный к блоку индикации, отклоняющая система ЗЭЛТ присоединена через элемент задержки к аналогоцифровому преобразователю, узел развертки записи ЗЭЛТ, подключенный к первому выходу элемента сравнения, первый вход которого связан с аналого-цифровым преобразователем, цифроаналоговый преобразователь, связанный с регистром, подключенным ко второму входу элемента сравнения и к сумматору, который подключен к аналого-цифровому преобразователю, подключенному к блоку управления, соединенному с сумматором, регистром, аналого-цифровым преобразователем, третьим входом элемента сравнения, источником питания, узлом развертки записи ЗЭЛТ, цифроаналоговым преобразователем, узлом подсвета записи, узлом развертки считывания и узлом подсвета считывания, введены элементы ИЛИ, триггер и коммутаторы, причем входы первого элемента

ИЛИ подключены к коллекторам считывания ЗЭЛТ, а его выход - к усилителю считывания, входы второго элемента

ИЛИ соединены со вторым выходом элемента сравнения второго блока буферной памяти и с шинами импульса считывания, а его выход соединен с первым входом триггера и блоком управления, второй вход триггера подключен ко.второму выходу элемента сравнения первого блока буферной памяти, выходы триггера подключены ко входам аналогоцифровых преобразователей, входы первого коммутатора подключены к выходу элемента задержки первого блока буферной памяти и к блоку управления, его выход - ко входу аналого-цифрового преобразователя и к входу элемента задержки второго блока буферной памяти, входы второго коммутатора подключены к выходу элементов задержки второго блока буферной памяти и блоку управления, а его выход - ко входу аналогоцифрового преобразователя и к входу элемента задержки первого блока буферной памяти, первые входы третьего

8924

67 8 что поступивший сигнал не запишется в оставшейся рабочей площади мишени

ЗЭЛТ.

В этом случае элемент 16 сравнения второго блока 9 буферной памяти вырабатывает сигнал, который посту пает в блок 1 управления и через вто рой элемент ИЛИ 25 на единичный вход триггера 27, устанавливая его в состояние, при котором разрешается прохождение регистрируемого сигнала с выхода коммутатора 29 на вход ана. лого-цифрового преобразователя 14 первого буферного блока памяти, размыка- ются коммутаторы 29 и 30 и замыкаются 28 и 31, При этом блок 9 буферной памяти переводится в режим считывания, аналогичный считыванию информацию иэ первого блока 8 буферной памяти, Информация, считанная из блока 9 буферной памяти, записывается в первый бпок 4 памяти. В это время происходит регистрация исследуемых процессов в первый блок 8 буферной памяти.

Таким образом, регистрация исследуемых процессов происходит то в первый блок 8буферной памяти,,то во вто рой блок 9 без перерывов на время счи тывания, что исключает возможные потери при применении одного блока памяти, использующего метод масштабновременного преобразования.

Опорные импульсы задают начало отсчета фазового сдвига информацион ных импульсов методом последовать ного счета и выдают на информационный вход rrepaoro блока 4 памяти перел лельный двоичный код, характеризующий каждую дискретную выборку амплитуд, зарегистрированных сигналов.

После окончания процесса считывания блок 8 буферной памяти переводит» ся в режим подготовки, а затем в режим записи и находится в ждущем ре- Ф жиме, В это время происходит регистрация исследуемых процессов во второй блок 9 буферной памяти до момента, когда код с аналого-тюфрового преоб разователя 14 второго блока 9 буфер«М ной памяти окажется больше кода, эа писанного в регистре 18 второго блока 9 буферной памяти, это означает, 7 нал не запишется в оставшейся рабочей площади мишени ЗЭЛТ. В этом случае элемент 16 сравнения вырабатывает сигнал, который поступает на блок 1 управления, на нулевой вход триггера %

27, переводя его в нулевое состояние и разрешая регистрацию, незаписанного и блок 8 буферной памяти сигнала в блок 9 буферной памяти. При этом сигнал через первый коммутатор 28 посту 16 пает на вход аналого-цифрового преобразователя 14 второго блока 9 буферной памяти и производится его регистрация аналогично описанному.

Одновременно блок 1 управления !5 размыкает коммутаторы 28 и 31 и замыкает 29 и 30, переводит в режим считывания блок 8 буферной памяти, подготавливает к записи первый блок 4 памяти, запускает узлы развертки и под-, Е света считывания первого блока 8 буферной памяти. При этом на коллекторе 23 считывания первого блока 8 буферной памяти появляются считанные и преобразованные сигналы в виде им- д пульсов малой амплитуды, фаза которых, несет в себе информацию об амплитудах дискретиык выборов зарегистрированных иа экранах ЗЭЛТ сигналов в пер вом блоке 8 буферной памяти. Эти им- пульсы поступают на вход усилтиеля 2 через первый элемент ИЛИ 24, с вы хода которого сформированные сигналы поступают на информационный вход цифрового фазового дискриминатора 3, на второй вход которого поступают импуль

3$ сы опорного сигнала с блока 1 управ- ления.

1 циклический процесс записи сигналов на экране ЭЗЛТ первого и второго блоков буферной памяти и считывания с них информации в блок 4 памяти заканчивается по сигналу "Конец регистрации", поступающему, на блок 1 управления, формируемому по сигналам внешней синхронизации (можно вручную), по командам оператора. При этом в первом блоке 4 памяти накапливается информация в виде ряда двоичных чисел> являющихся цифровыми эквивалентамн дискретных выборок всех зарегистрированных однократных сигналов исследуемого потока. По окончании процесса регистрации система переводится в режим анализа и воспроизведения, Для этого блок управления переводит блок 4. памяти в режим считывания. Считываемая информация вместе с сигналами синхронизации с блока 1 управления поступает на вход блока 5 анализа, который осуществляет последовательный съем информации, ее преобразование, проведение анализа и формирование информации об ординатах амплитудного распределения по8!32467 тока однократных быстропротекающих процессовв.

Процесс индикации зарегистрированной информ а ции предус ма три вае т работу устройства в двух режимах: р".æèì индикации любого из зарегистрированных однократных процессов и режим индикации амплитудного распределения потока однократных быстропротекаюших процессов.

В режиме отображения (индикации) формы процессов по программе, задаваемой блоком 1 управления, блок 5 анализа осуществляет выбор информации любого из зарегистрированных однократных быстропротекающих процессов, из блока 4 памяти преобразование и запись во второй блок 6 памяти. По окончании записи в блок 6 памяти по команде с блока 1 управления он переводится в режим воспроизведения. В режиме отобра« жения (индикации) амплитудного распределения информация, поступающая из блока 5 анализа, аналогичным образом записывается в блок 6 памяти и в режиме воспроизведения индуцируется на экране блока 7 индикации, При воспроизведении на экране блока 7 индикации появляется изображение формы амплитудного распределения исследуемого потока однократных быстропротекаюших процессов (или формы любого из зарегистрированных однократных процессов).

Таким образом, предлагаемая систе- ма позволяет исключить потери информации за счет дополнительного блока памяти, использующего метод масштабно-вре. менного преобразования, и перекрыть образующуюся мертвую зону в интервале считывания информации с мишени

ЗЭЛТ одного из .блоков буферной памяти на ЗЭЛТ другого. ф ормула.изобретения

Устройство для отображения информации, содержащее последовательно соединенные блок управления, усилитель считывания, фазовый дискриминатор, первый блок памяти, блок анализа, второй блок памяти и блок индикации, подключенный к блоку управления, связанному с фазовым дискриминатором, первым блоком памяти, блоком анализа и вторым блоком памяти, и блоки буферной памяти, каждый из которых содержит запоминающую электроннолучевую трубку, узел развертки считывания запоми1О нающей электроннолучевой трубки, лодключ нный к блоку индикации, отклоняющая система запоминающей электроннолучевой трубки присоединена через элемент задержки к аналого-цифровому преобразованию, узел развертки записи запоминающей электроннолучевой трубки, подключенный к первому выходу элемента сравнения, первый вход которого связан с аналого-цифровым преобразователем, цифроаналоговый преобразователь, связанный с регистром, подключенным ко второму входу элемента срав» нения и к сумматору, который подключен к аналого-цифровому преобразователю,подключенному к блоку управления, соединенному с сумматором, регистром, аналого-цифровым преобразователем, третьим входом элемента сравнения, источником питания, узлом развертки записи запоминающей электроннолучевой трубки, цифроаналоговым преобразователем, узлом подсвета записи, узлом развертки считывания и узлом подсвета считывания, о т л и ч а ю ш е е с я тем, что, с целью повышения достоверности отображения информации, в него введены элементы ИЛИ, триггер и коммутаторы, причем входы первого элемента

ИЛИ подключены к коллекторам считывания запоминающей электроннолучевой трубки, а его выход- к усилителю считывания, входы второго элемента ИЛИ соединены со вторь м выходом элемента сравнения второго блока буферной памяти и с шинами импульса считывания, а его выход соединен с первым входом триггера с блоком управления, второй вход триггера подключен ко второму выходу элемента сравнения перцого блока буферной памяти, выходы триггера подключены ко входам аналого-цифровых преобразователей, входы первого коммутатора подключены к выходу элемента задержки первого блока буферной памяти и к блоку управления, erо выход. - ко входу аналого-цифрового преобразователя и к входу элемента задержки второго блока буферной памяти, входы второго коммутатора подключены к выходу элементов задержки второго блока буферной памяти и блоку управления, а его выход — ко входу аналого-цифрового преобразователя и к входу элемента задержки первого блока буферной памяти, первые входы третьего и четвертого коммутатороа подключены ко входу устройства, вторые входы ихк блоку управления, а выходы третьего и четвертого коммутаторов подключены соответственно к выходу первого и второго коммутаторов.

Источники информации, принятые во внимание при экспертизе

892467

12

1, Авторское свидетельство СССР № 512481, ."л. Я 06 К 15/18, 1974.

2. Авторское свидетельство СССР по заявке № 2631506/18-24, кл, G 06 К 15/18 (прототип).

ВНИИПИ Заказ 1 1 262/73 Тираж 487 Подписное

Филиал ППП "Патент, r. Ужгород, ул. Проектная, 4