Формирователь одиночного импульса

 

СОу33 Советских

Социалистических

Респубпии

ОП ИСАНИИ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ п„892677 (61) Дополнительное к авт. свид-ву N 595852 (22) Заявлено 19. 04. 80 (21) 29111 39/18-21 (5l ) IVI. Кл.

Н 03 К 3/78 с присоединением заявки №вЂ”

Гасударственный комитет (23) Приоритет по аепаи изобретвиий и открытий

Опубликовано 23. 12,81. Бюллетень №47

Дата опубликования описания 23. 12,81 (53) УДК621. 373 (088.8) (72) Авторы изобретения

П.П.Святный и М.В.Соловьев (71) Заявитель (54) ФОРМИРОВАТЕЛЬ ОДИНОЧНОГО ИМПУЛЬСА

Изобретение относится к импульсной технике и может быть использовано в цифровой вычислительной технике.

По основному авт.св. и 595852 известен формирователь одиночного им.пульса, который содержит О-триггер, 5 информационный вход которого соединен с источником управляющего сигнала, инвертор, вход которого соединен с источником тактовых импульсов и с управляющим входом D-триггера, элемент И-НЕ, первый вход которого соединен с выходом инвертора, вторОй вход — с прямым выходом D-триггера, RS-триггер, единичный вход которого соединен с источником управляющего сигнала, нулевой вход - с выходом элемента И-НЕ, а единичный выход - с нулевым входом 0- три г гера Э g.

Недостатком известного формирова" теля является невозможность формирования одиночного импульса различной длительности при наличии только одной тактовой частоты.

Цель изобретения - расширение функциональных возможностей формирователя путем формирования одиночного импульса различной длительности под воздействием управляющих сигналов с использованием одной тактовой частоты.

Поставленная цель достигается тем, что в формирователь. одиночного импульса, содержащий О-триггер, информационный вход которого соединен с ис" точником управляющего сигнала, инвертор, вход которого соединен с источником тактовых импульсов и с управ" ляющим входом О-триггера, элемент

И-НЕ, первый вход которого соединен с выходом инвертора, второй входс прямым выходом О-триггера, RSтриггер, единичный вход которого сое" динен с источником управляющего сигнала, нулевой вход - с выходом элемента И-НЕ, а единичный выход -. c нулевым входом О-триггера, введены элемент И, счетчик, дешифратор, элемент И-ИЛИ, причем первый вход эле892677

55 мента И соединен с прямым выходом

0-триггера, второй вход — с источником тактовых импульсов, а выходс входом счетчика, нулевой вход которого соединен с инверсным выходом

О-триггера, входы дешифратора соединены с выходами счетчика, а выходы дешифратора соединены с первыми входами групп И элемента И-ИЛИ, вторые входы которых соединены с управляющими шинами, а выход элемента И-ИЛИ соединен с третьим входом элемента И-НЕ.

Введение в формирователь одиночного импульса элемента И, счетчика, дешифратора, элемента И-ИЛИ и их соответствующих соединений позволяет получить сигнал обратной связи, формирующий длительность выходного импульса и прекращающий работу устройства до возникновения следующего сигнала на управляющем входе.

На фиг. 1 приведена структурная схема формирователя, на фиг. 2 - временные диаграммы процесса выработки одиночного импульса под воздействием разрешающего сигнала на разных управляющих шинах (указаны с правой стороны графиков).

Формирователь одиночного импульса содержит управляющий 1 и тактовый

2 входы, 0-триггер 3 с выходамй 4 и

5, являющиеся выходами формирователя, RS-триггер 6, инвертор 7, элемент И-HE 8, элемент И 9, счетчик 10, дешифратор 11, элемент И-ИЛИ 12, управляющие шины 13, 14, 15, 16, 17, ° 4 ° Й °

Вход 1 соединен с информационным входом 0-триггера 3 и с единичным входом RS-триггера 6, единичный выход которого соединен с нулевым входом D-триггера 3, а нулевой вход RS-триггера 6 - с выходом элемента И-НЕ 8, первый вход которого соединен с выходом инвертора 7, второй вход - с выходом 4, а третий вход — с выходом элемента И-ИЛИ 12.

Вход инвертора 7 соединен с управляющим входом 0-триггера 3 и с вторым входом элемента И 9 и подключен к входу 2. Первый вход элемента И 9 соединен с выходом 4, а выходс входом счетчика 10, нулевой вход которого соединен с выходом 5, а выходы - с входами дешифратора 11, выходы которого соединены с первыми входами групп U элемента И-ИЛИ 12, вторые входы групп U которого сое5

1О

15 го гз зо

50 динены с управляющими шинами 1" )4 ...N, ю

Формирователь работает следующим образом, В исходном состоянии на входе 1 присутствует низкий логический уровень, D-триггер 3 тактовой частотой по входу 2 установлен в нулевое состояние, при котором на выходе 4 присутствует низкий логический уровень, а на выходе 5 — высокий логический уровень. Низкий логический уровень на выходе 4 препятствует прохождению тактовой частоты через элемент И-НЕ 8 и элемент И 9.

На единичном входе RS-триггера 6 присутствует низкий логический уровень, который удерживает его в единичном состоянии. Высокий логический уровень на выходе 5 удерживает счетчик 10 в нулевом состоянии, которое дешифрируется дешифратором 11. В исходном состоянии на первом входе первой группы 0 элемента И-ИЛИ 12 присутствует высокий логический уровень, а на всех остальных первых входах групп U элемента И-ИЛИ 12 — низкий логический уровень.

Первый случай, когда на управляю-. щей шине 13 присутствует высокий логический уровень, а на остальных управляющих шинах 14,15,16...й - низкий логический уровень. На выходе элемента И-ИЛИ 12 присутствует высокий логический уровень. После подачи на вход 1 управляющего положительного сигнала (фиг. 2,2а) RS-триггер 6 сохраняет свое состояние, а передний фронт очередного тактового импульса на входе 2 изменит состояние 0-триггера 3. На выходе 4 появится сигнал логической единицы (фиг.2,2г), а на выходе 5 - сигнал логического нуля (фиг.2,2д), который разблокирует счетчик 10. Отрицательный фронт этого же импульса пройдет через элемент

U 9 (фиг.2,2и) и зафиксируется счетчиком 10. Отрицательный фронт этого же импульса выработает на выходе элемента И-НЕ 8 отрицательный Перепад (фиг.2,2e), Благодаря задержке распространения на счетчике l0, дешифраторе 1l и элементе И-ИЛИ 12 разрешающий потенциал на выходе элемента И-ИЛИ 12 исчезнет позже (фиг.2,2к), чем выработается отрицательный перепад на выходе элемента И-НЕ(фиг.2,2е).

Отрицательный перепад на выходе элемейта И-НЕ 8 перебросит ÐS-триг892677 .

Ь (Фиг.2,2м), на выходе 5 отрицательный импульс (фиг.2,2н), длительность. ,которого равна формула изобретения гер 6 в нулевое состояние, который отрицательным импульсом по нулевому входу 0-триггера 3 переведет его в ис ходное состояние (фиг.2,2г и 2д), и высокий потенциал на выходе 5 заблокирует счетчик 10. Таким образом, на выходе 4 появится положительный импульс,(фиг.2,2г), а на выходе 5отрицательный импульс (фиг.2,2д), длительность которого равна половине периода следования тактовой частоты. 0-триггер 3 не изменит свое состояние до тех пор, пока RS-триггер 6 не вернется в исходное состоя" ние после снятия управляющего сигнала на входе 1.

Второй случай, когда, например, на управляющей шине 17 присутствует высокий логический уровень, а на остальных управляющих шинах - низкий логический уровень. В данном случае на выходе элемента И-ИЛИ 12 будет низкий логический уровень (фиг.2,2т).

После подачи на вход 1 управляющего положительного сигнала (фиг.2,2л) передний фронт очередного тактового импульса на входе 2 изменит состоя" ние 0-триггера 3 (фиг.2,2м и 2н).

Счетчик 10 разблокируется и последующие тактовые импульсы через. элемент

О 9 (фиг.2,2с) начнут поступать на счетчик 10. Состояние счетчика 10 дешифрируется дешифратором 11, на выходах которого1 будет циркулировать логическая единица. При совпадении логической единицы с выхода дешифратора 11 с логической единицей на управляющей шине 17, на выходе элемента И-ИЛИ 12 появится логическая единица (фиг.2,2т), которая раз-.. решит переброс RS-триггера 6 после выработки отрицательного импульса на выходе элемента И-НЕ 8 (фиг.2,2р).

0-триггер 3 перейдет в исходное состояние (фиг.2,2м и 2н) и высокий потенциал на выходе 5 заблокирует. счетчик 10, Таким образом, на выходе

4 появится положительный импульс р I г

S и у где n - число импульсов, прошедших в счетчик 10;

Т - период следования тактовой

10 частоты по входу 2.

Таким образом, введение элементов И, счетчика, дешифратора, элемента И-ИЛИ позволяет получать одиночные импульсы длительностью от

Т/2 до (и- I/2)T с дискретностью Т тактовой частоты путем подачи разрешающего сигнала на шины управления, что позволит повысить коэффициент унификации иэделия за счет примене" ния одной и той же схемы.

Формирователь одиночного импуль са по авт.св. И 595852, о т л ич а ю шийся тем, что, с целью расширения функциональных возможностей, в него дополнительно введены в элемент И, счетчик, дешифратор, эле- .мент И-ИЛИ, причем первый вход элемента И соединен с прямым выходом

О-триггера, второй вход - с источником тактовых импульсов, а выходс входом счетчика, нулевой вход коЗS торого соединен с инверсным выходом

D-триггера, входы дешифратора соеди нены с выходами счетчика, а выходы дешифратора соединены с первыми входами групп И элемента И-ИЛИ, вторые

4О входы которых соединены с управляющими шинами, а выход элемента И-ИЛИ соединен с .третьим входом элемента И-НЕ.

Источники информации, 4j принятые во внимание при экспертизе

1. Авторское свидетельство С6СР

И 595852, кл. H 03 K 3/78, 19 ° 07.76.

892677

Составитель В.Чижов

Техред А.Савка Корректор М,Шароши

Редактор В.Лазаренко

Филиал ППП "Патент", г. Ужгород,, ул. Проектнав, 4

Заказ 11281/83 Тираж 991 .Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35; Раушская наб., д. 4/5