Компаратор

 

Союз Советскнх

Соцмапмстмчесимх

Республик

О П И С А Н И Е 894852

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свил-ву— (22)»<»«11 030580 (21)291706У18-21 с присоепинением заявки М (23) Приоритет (5! )М. Кл.

H 03 K 5/24

G 05 В 1/01

Гбоударствааый комитет по делам иаобретеиий и открытий

Опубликовано 301281 Бюллетень Рй 48

Дата опубликования описания 30.128 1 (53) УДК 681. 325.

66(088.8) (72) Авторы изобретения

В.И. Анисимов, М.В. Капитонов, К.П; Полянин, П,П. "Холопов и В. Югай

Ленинградский ордена Ленина электротехнический институт им. В.И, Ульянова (Ленйна)— (71) Заявитель (54) КОМПАРАТОР

Изобретение относится к радиотехнике и электронике и может быть использовано в устройствах автоматики и вычислительной техники.

Известны компараторы, содержащие входной дифференциальный каскад, выход которого соединен со входом промежуточного каскада, выполненного на транзисторе по схеме с общим эмиттером с генератором тока в цепи коллек1О тора, и выходной каскад, выполненныи на транзисторе по схеме с общим эмиттером, вход которого соединен с выходом промежуточного каскада (1) .

Недостаток таких компараторов—

15 низкое. быстродействие.

Цель изобретения — повышение быстродействия.

Для достижения поставленной цели в компаратор, содержащий входной дифференциальный каскад, выход которого соединен со входом промежуточного каскада, выполненного на транзисторе по схеме с общим эмиттером с генератором тока в цепи коллектора, и выходной каскад, выполненный на транзисторе по схеме с общим эмиттером, вход которого соединен с выходом промежуточного каскада, введен дополнительный транзистор, база которого подключена к выходу дифференциального каскада, эмиттер - к общей шине, а коллектор через резистор соединен с управляющим входом генератора тока промежуточного каскада.

На чертеже приведена принципиальная схема компаратора, Компаратор содержит входной дифференциальный каскад 1, выход которого соединен со входом промежуточного каскада 2, выполненного на транзисторе 3 по схеме с общим эмиттером с генератором 4 тока в цепи коллектора, выходной каскад 5, также выполненный на транзисторе по схеме с .общим эмиттером, вход которого соединен с выходом промежуточного каскада 2, и дополнительный транзистор 6, база которого под3 89485 ключена к выходу дифференциального каскада 1, эмиттер - к общей шине, а коллектор через ризистор 7 соединен с управляющим входом генератора 4 тока, промежуточного каскада 2. Между управляющим входом генератора 4 тока и общей шиной включен резистор 8. Входы 9 и 10 .дифференциального каскада 1 являются входами, а выход 11 каскада

5 - выходом компаратора.

t0

Пусть в исходном состоянии потен. циал первого входа 9 компатора выше потенциала второго входа 10, При этом на входе промежуточного каскада 2 высокий потенциал, дополнительный тран-,; зистор 6 и транзистор 3 промежуточно1-о каскада 2 находятся в режиме насыI щения. Коллекторный ток транзистора 6 ограничивается резистором 7, а коллек" торный ток транзистора 3 равен выходному току генератора 4 тока, величина которого определяется суммой токов, протекающих через резисторы 7 и 8.

На выходе промежуточного каскада 2 низкий потенциал, следовательно, тран- зистор .выходного каскада 5 находится в режиме отсечки, и выхо* 11 компаратора имеет потенциал, близкий к положительному потенциалу шины питания.

Скачкообразное снижение потенциала входа 9 относительно потенциала входа 10 вызывает быстрое уменьшение напряжения на выходе дифференциаль ного каскада 1, закрывание транзисторов 3 и б. Если характеристики транзисторов 3 и б идентичны, то переход этих транзисторов из режима насыщения в режим отсечки происходит одновременно. Так как динамические характеристики интегральных р-и-р транзисторов с боковой инжекцией, на которых построен генератор тока 4, как правило много хуже характеристик интегральных и-р-и транзисторов, то выходной ток генератора 4 тока изменяется гораздо медленнее, чем коллекторные токи транзисторов 3 и 6. К моменту времени, когда транзистор 3 закрывается, выходной ток генератора 4 тока не успевает существенно измениться. Этот ток, величина которого определяется суммой токов, протекающих через резисторы 7 и 8, поступает на базу транзистора выходного каскада 5 и обеспечивает

его формированный переход из режима отсечки в режим насыщения. Далее вы- .Я ходной ток промежуточного каскада 2 снижается до величины тока, протекающего через резистор 8, так как тран2 4 зистор 6 закрыт. При этом снижается степень насыщения транзистора выходного каскада 5, что позволяет снизить также время перехода этого транзистора из режима насыщения в режим отсечки при обратном изменении полярности входного сигнала компаратора.

Так как транзистор выходного каскада

5 компаратора насыщен, то выход 1! имеет потенциал, близкий к потенциалу шины.

При обратном изменении полярности сигнала на входах компаратора напряжение на выходе дифференциального каскада 1 повышается, транзисторы 3 и 6 открываются. Как уже отмечалось, выходной ток генератора 4 тока изменяется гораздо медленнее коллекторных токов транзисторов 3 и 6. Следовательно, транзистор 3 быстро входит в режим насыщения, напряжение на выходе промежуточного каскада 2 понижается, транзистор выходного каскада закрывается и потенциал на выходе 11 компаратора становится близким к потенциалу шины питания, Нарастание выходного тока генератора 4 тока не приводит к изменению выходного сигнала компаратора, а снижает степень насыщения транзистора 3. Величина приращения этого тока ограничивается резистором 7 в цепи коллектора транзистора 6.

Таким образом, введение дополнительного транзистора 6 позволяет значительно увеличить выходной ток промежуточного каскада 2 во время переходных процессов, снизить степень насыщения, транзистора 3 промежуточного каскада 2 и транзистора выходного каскада 5 в статическом режиме, и, следовательно, существенно повысить быстродействие компаратора. Кроме того, введение дополнительных элементов не требует увеличения напряжения питания, величина которого составляет 3-5 В. формула изобретения

Компаратор, содержащий входной дифференциальный каскад, выход которого соединен со входом промежуточного каскада, выполненного на тран- зисторе по схеме с общим эмиттером с генератором тока в цепи коллектора, и выходной каскад, выполненный на транзисторе по схеме с общим эмитте894852

Составитель Н. Маркин

Редактор И. Ковальчук Техред С. Мигунова Корректор У. Пономаренко

Заказ 11506/85 Тираж 991 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент ", г. Ужгород, ул. Проектная, 4 ром, вход которого соединен с выходом промежуточного каскада, о т л ич а ю шийся тем, что, с целью повышения быстродействия., введен дополнительный транзистор, база которого подключена к выходу дифференциального каскада, эмиттер - к общей шине, а коллектор через резистор соединен с управляющим входом генератора тока промежуточного каскада.

Источники информации, принятые во внимание при экспертизе

1. "Linear integrated circuit

ДАТА book". Вып. 19, 1978, с. 300, рис. G 036 (прототип).