Устройство для ввода и вывода информации

 

Союз Советски к

Социалистические

Республик

Qll NCAHNK

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВЙДЕТЕЛЬСТВУ п 905811 (6l ) Дополнительное к авт. свил-ву (22)Заявлено 04.03.80 (21) 2890038/18-24 (51)М. Кл. с присоелинениеи заявки И

G 06 F 3/04

1Ъсударстаениый комитет (28) Приоритет па делам изобретеиий и открытий

Опубликовано 07.02.82. Бюллетень № 6

Дата опубликования описания 07 . 02. 82 (53) УДК 681. 327 (088 8) (72) Авторы изобретения с

Х. А. Верига и В. И. Свсянников (7I ) Заявитель, 54) УСТ1 ОЙСТВО 3,. Л ВВОДА li В!. ВОДА НН<0PNAIlltl!

1 зобретение относится к вычислительной технике и может быть использовано для ввода-вывода информации в вычислительных системах.

1:звестно устройство для ввода и вывода информации, содержащее блок связи с центральным процессором, регистр адреса каналов, регистр запросов, дешифратор запросов, блок контроля и каналы ввода-вывода, которые связаны между собой и входами-выходами процессора, системой информационных адресных и управляющих шин

Недостатком устро;.ства является срав Hpтельно неви|сока я надежность из-за отсутствия проверки узла контроля в процессе работы.

Наиболее близким по технической сущности к предлагаемому является устройство для ввода и вывода информации, содержащее блок контроля, первый вход которого подключен к первому выходу блока сопряжения и к первым входам первого и второго се.-"кторных каналов, второй вход блока контроля — ко второму выходу блока сопряжения, к первому входу мультиплексного канала и к вторым

5 входам первого и второго селекторных каналов, третий и четвертый входы блока контроля — к третьему и четвертому выходам блока сопряжения, пятый вход подключен к первым

10 выходам мультиплексного и селекторных каналов, к первому входу блока сопряжения, шестой вход блока контроля подключен ко вторым вь ходам селекторных каналов и ко второ15 му входу блока сопряжения, седьмой вход блока контроля подключен ко второму выходу мультиплексного канала и к третьим выходам селекторных каналов, третий и четвертый входы

20 блока сопряжения соответственно подключены к первому и второму входам устройства, пятый и шестой выходы подключены соответственно

9058 к первому и второму выходам устройства, третий вход которого подсоединен к первым входам первого и второго регистров, к восьмому входу блока контроля, к нулевому

5 входу первого триггера, ко второму входу мультиплексного и к третьим входам селек торных каналов, третий выход — к первому выходу дешифратора, четвертый выход — к выходу пер- О вого триггера, второй выход дешифратора соединен со вторым входом первого регистра, первый выход которого подключен к первому входу дешифратора и к пятому входу блока сопряжения, седьмой выход которого соединен с третьим входом мультиплексного канала и с четвертыми входами селекторных каналов, четвертые выходы которых соединены с третьим выходом мультиплексного канала и со вторыми входами второго регистра, пятые выходы селекторных каналов соответственно с пятым и шестым вы— ходами устройства, шестые выходы— с шестым и седьмым выходами устройства соответственно., пятые входы селекторных каналов — с четвертым и пятым входами устройства соответственно, шестые входы-с шестъм и седьмым входами устройства соответственно, четвертый и пятый входы мультиплексного канала подключены к восьмому и девятому входам устройства соответственно, а четвертый и пятый выхо35 ды — к седьмому и восьмому выходам устройства соответственно, выход второго регистра соединен со вторым входом дешифратора 2j.

Недостатком устройства является снижение его надежности, которое вызывается возникновением ошибок в блоке контроля информации.

Целью изобретения является повышение надежности устройства.

Указанная цель достигается тем, что в устройство для ввода и вывода информации, содержащее блок контроля, первый вход которого подключен к первому выходу блока сопряжения и к первым входам первого и второго селекторных каналов, второй вход блока контроля — ко второму выходу блока сопряжения, к первому входу муль. типлексного канала и к вторым входам 55 первого и второго селекторных каналов, третий и четвертый входы блока контроля — к третьему и четвер11 4 тому выходам блока сопряжения соответственно, пятый вход — к первым выходам мультиплексного и селекторных каналов и к первому входу блока сопряжения, шестой вход блока контроля подключен ко вторым выходам селекторных каналов и ко второму входу блока сопряжения, седьмой вход подключен ко второму выходу мультиплексного канала и к третьим выходам селекторных каналов, третий и четвертый входы блока сопряжения соответственно подключены к первому и второму входам устройства, пятый и шестой выходы — соответственно к первому и второму выходам устройства, третий вход которого подсоединен к первым входам первого и второго регистров, к восьмому входу блока контроля, к нулевому входу первого триггера, ко второму входу мультиплексного и к третьим входам селекторных каналов, третий выход — к первому выходу дешифратора, четвертый выход к выходу первого триггера, второй выход дешифратора соединен со вторым входом первого регистра, первый выход которого подключен к первому входу дешифратора и к пятому входу блока сопряжения, седьмой выход которого соединен с третьим входом мультиплексного канала и с четвертыми входами селекторных каналов, четвертые выходы которых соединены с третьим выходом мультиплексного канала и со вторыми входами второго регистра, пятые выходы соответственно — с седьмым и восьмым выходами устройства, пятые входы селекторных каналов соответственно — с четвертым и пятым входами устройства,шестые входы соответственно — с шестым и седьмым входами устройства, четвертый и пятые входы мультиплексного канала подключены соответственно к восьмому и девятому входам устройства, а четвертый и пятый выходы — к девятым и десятым выходам устройства соответственно, выход второго регистра соединен со вторым входом дешифратора, введены первый и второй элементы И, первый и второй элементы li-ÍÅ, элементы ЗН-2ЕЛ1, второй и третий триггеры, выход второго триггера соединен с девятым входом блока контроля, группа выходов которого подключена к группам входов первого и второго элементов

И-НЕ, второй выход первого регистра

905811

45 соединен со входами первого элемента И, выход которого подключен к входам второго и третьего триггера и к первым входам элемента

ЗИ-2ИЛИ, вторые входы которого сое- 5

:динены с третьим входом устройства и с единичными и нулевыми входами второго и третьего триггеров, третьи входы элемента ЗИ-2ИЛИ соединены с выходами соответствующих элементов

И-НЕ, выход соединен с единичным входом первого триггера, выход первого элемента И-НЕ подключен к первому входу второго элемента И,второй вход которого соединен с третьим 1s входом устройства, третий вход второго элемента И соединен с выходом второго триггера, а выход второго элемента И соединен с десятым входом блока контроля. 20

На фиг. l представлена схема устройства для ввода и вывода информации; на фиг. 2 — схема блока контроля .

Схема устройства содержит блок 25 сопряжения 1, дешифратор 2, первый регистр 3, первый элемент И 4,второй регистр 5, блок контроля (информации)

6, первый и второй элементы И-НЕ

7 и 8, второй элемент И 9, элемент Эо

ЗИ-2ИЛИ 10, первый, второй и третий триггеры 11-13, мультиплексный канал 14, первый и второй селекторные каналы 15 и 16, узел усилителей 17, узел элементов 2И-ЗИЛИ 18, узел элементов 2И-21ЛИ 19, регистр текущего управляющего слова мультиплексного канала 20, блок управления мультиплексным каналом 21, регистр признаков интерфейса 22, входной информационный регистр 23, выходной информационный регистр 24, регистры текущего управляющего слова селек,торного канала 25, блок управления каналами 26, буфер данных 27, регистр признаков интерфейса 28, входной информационный регистр 29, выходной информационный регистр 30, первый, второй и третий входы устройства 31-33, первые, вторые, третьи и четвертые выходы устройства 34-37, шины интерфейса ввода-вывода 38-40, шины контроля каналов 41, шины запросов 42, входные информационные шины 43 входные шины данных 44,выходные информационные шины 45,выходные шины данных 46, управляющие шины процессора 47, шины адреса каналов 48, сигнал установа ошибочных. условий 49, сигнал сброса ошибочных условий 50, шины ошибок 51, элементы сложения по модулю 2 52-57, злементы контроля четности и нечетности

58-63, элементы ИЛИ 64-72, триггер контроля данных блока обработки 73, триггер контроля данных памяти 74, триггер кон роля первого входа процессора 75, триггер контроля второго входа процессора 76, триггер контроля данных канала 77, триггер контроля данных абонента 78, триггер контроля управления каналом 79, триггер контроля управления интерфейсом 80.

Устройство работает следующим образом.

Операция передачи данных в канале осуществляется под управлением управляющего слова канала, которое хранится на регистрах 20 и 25.Управляющие слова канала первоначально хранятся в оперативной памяти процессора (не показана) и содержат необходимую информацию для передачи данных: код выполняемой команды, начальный адрес данных, счетчик числа передаваемых байтов и специальные признаки. Ряд управляющих слов канала составляет канальную программу канала. Первое управляющее слово канала извлекается из оперативной памяти процессора по специальной инструкции, которая задает адрес одного из каналов 14-16 и номер одного из внешних устройств, подключенных к выбранному каналу. Адрес канала, указанный в инструкции, загружается в регистр 3 с шин 47 процессора.Потенциалы работающего канала поступают непосредственно в каналы 14-16 и блок 1 через шины 48. После установки в регистр 3 адреса канала процессор извлекает из оперативной памяти первое управляющее слово канала и загружает его в регистр 20 (25) через второй вход 32, блок 1, шины 43. Загрузка управляющего слова канала производится .в тот канал

14-16, адрес которого установлен на шинах 48. При необходимости анализа регистров каналов 14-16 содержимое этих регистров может передаваться в процессор через шины 46, элементы 2И-ЗИЛИ 18, гыход 34. После загрузки управляющего слова канала канал 14 — 16 подключает внешнее устройство с помощью шин 38 — 40 и запускает операцию ввода-вывода. После

905811

40 нии ожидания. Это означает, что триггеры регистра 3 сброшены и элемент И 4 формирует сигнал ожидания, который совместно с уп!2авляющим сигналом с шин 33 устанавливает в единичное состояние триггеры 11 и 12.

Сигнал с единичного выхода триггера

11 поступает в блок 6 на вторые входы элементов 52-57 (фиг.2), для ин55 запуска операции ввода-вывода устройство освобождает процессор для выполнения последующих инструкций и продолжает эту операцию, используя информацию, расположенную на регистрах канала, при помощи следующих микропрограмм: обслуживание передачи данных, обслуживание выборки управляющего слова, обслуживание прерывания по вводу-выводу. При необходимости вызвать соответствующую микропрограмму канал устанавливает соответствующий запрос, который через группу шин 42 поступает в регистр 5, выходы которого поступают в дешифратор 2. Дешифратор 2 формирует сигнал запроса, поступающий в процессор через выход 36 и в регистр адреса канала, запрос которого будет обслуживаться.

Получив сигнал запроса, процессор приостанавливает работу по обслуживанию инструкций процессора, вызывается соответствующая микропрограмма обслуживания запроса канала. В случае обслуживания передачи данных селекторного канала при выполнении операции считывание данные поступают из буфера 27 в процессор через шины

46, элементы 2П-21!ЛИ 19 и выход 35.

В случае выполнения операции Ьаписи данные, поступающие из процессора через выход 31 и шины 44, заносятся в буфер 27, далее через регистр 30 они поступают во внешнее устроиство.

В процессе выполнения операции ввода †выво в канале производится контроль блоком 6 всех этапов выполнения операции ввода-вывода.При этом контролируется поток управляющих и информационных трактов, работа интерфейса ввода †выво. При обнаружении сбоя (отказа) в работе канала выполнение операции ввода-вывода прекращается и производится прерывание по вводу — выводу.

Контроль работы блока 6 осуществляется в тот момент времени, когда устройство не обслуживает запросов от каналов, т.е ° находится в состоявертирования контрольных разрядов информации, поступающей по шинам

34, 35, 43-46 на первые входы указанных элементов. Таким образом, выходы элементов 58-63 формируют ошибку по четности. Условия, при которых проверяется четность информа— ции, также создаются сигналом с единичного выхода триггера !1, и через элементы 64-69 устанавливают триггеры контроля 73-78. Триггеры 79,80, контролирующие работу аппаратуры канала и интерфейса, также устанавливаются через элементы 70, 71 сигналом с единичного выхода триггера !1,После установки в единичное состояние триггеров 73-80 их единичные выходы поступают для анализа на элемент 7.

Если какой-либо из триггеров не установился, то по выходу элемента

7 и при наличии состояния ожидания (выход элемента 4 в единичном состоянии) через элемент 10 устанавливается триггер 13. Сигнал с единичного выхода триггера 13 поступает на четвертый выход 37 и указывает на неверную работу схем контроля. Если все триггеры 73-80 установились,то триггер 11 сбрасывается по управляющему сигналу с шин 33, и выход элемента 9 вырабатывает сигнал, который поступает в блок 6 на второй вход элемента 72, выход которого сбрасывает триггеры 73-80. После сброса в нулевое состояние триггеров 73-80 пх нулевые выходы поступают для ана.лиза на элемент 8. Если какой-либо из триггеров не сбросился, то по выходу элемента 8 и при наличии состояния ожидания через элемент 10 устанавливается триггер 13, указывая на неверную работу схем контроля. Если все триггеры 73-80 сбросились, то триггер 12 сбрасывается по управляющему сигналу.с шин 33. Далее, вновь производится анализ состояния устройства по выходу элемента 4.

Если устройство остается в состоянии ожидания, то описанный цикл проверки работы блока 6 повторяется.1.ñли в момент цикла проверки состояние ожидания сбрасывается, то цикл проверки заканчивается, но триггер

13 не устанавливается.

Бв ед ение отличительных признак ов устройства, позволяющее осуществить контроль блока 6, увеличивает достоверность контроля передачи ин10

905811

9 формации, за счет чего достигается повышение надежности устройства.

Формула изобретения

Устройство для ввода и вывода информации, содержащее блок контроля, первый вход которого подключен к первому выходу блока сопряжения и 10 к первым входам первого и второго селекторных каналов, второй вход блока контроля — к второму выходу блока сопряжения, к первому входу мультиплексного канала и к вторым 15 входам первого и второго селекторных каналов, третий и четвертый входы блока контроля — к третьему и четвертому выходам блока сопряжения,пятый вход подключен к первым выхо- 20 дам мультиплексного и селекторных каналов, к первому входу блока сопряжения, шестой вход блока контроля подключен к вторым выходам селектор— ных каналов и к второму входу блока сопряжения, седьмой вход подключен к второму выходу мультиплексного ка— нала и к третьим выходам селекторных каналов, третий и четвертый входы блока сопряжения соответственно подключены к первому и второму входам устройства, пятый и шестой выходы подключены соответственно к первому и второму выходам устройства, третий вход которого подсоединен к

35 первым входам первого и второго регистров,к восьмому входу блока контроля, к нулевому входу первого триггера, к второму входу мультиплексного и к третьим входам селекторных каналов, третий выход — к первому выходу дешифратора, четвертый выход — к выходу первого триггера, второй выход дешифратора соединен с вторым входом первого регистра, первый выход которого подключен к первому входу дешифратора и к пятому входу блока сопряжения, седьмой выход которого соединен с . третьим входом мультинлексного ка50 нала и с четвертыми входами селекторных каналов, четвертые выходы которых соединены с третьим выходом мультиплексного канала и с BYopblNH входами второго регистра, пятые выходы селекторных каналов — соответственно с пятым и шестым выходами устройства,. шестые выходы — с шестым и седьмым выходами устройства соответственно, пятые входы селекторных каналов соответственно — с четвертым и пятым входами устройства, шестые входы соответственно - с шестым и седьмым входами устройства, четвертый и пятый входы мультиплексного канала подключены соответственно к восьмому и девятому входам устройства, а четвертый и гятый выходы — к седьмому и восьмому выходам устройства соответственно, выход второго регистра соединен с вторым входом дешифратора, о т л и ч а ющ е е с я тем, что, с целью повышения надежности устройства, в него введены первый и второй элементы И, первый и второй элементы И-ИЕ, элемент ЗИ-2IUIII, второй и третий триггеры, выход второго триггера соединен с девятым входом блока контроля, группа выходов которого подключена к группам входов первого и второго элементов И-IIE, второй выход первого регистра соединен с входами первого элемента И, выход которого подключен к входам второго и третьего триггера и к первым входам элемента ЗИ-21ШИ, вторые входы которого соединены с третьим входом устройства и с единичными и нулевыми входами второго, и третьего триггеров, третьи входы элемента ЗИ-2ИЛИ соединены с выходами соответствующих элементов И-НЕ, выход соединен с единичным входом первого триггера, выход первого элемента H-HE подключен к первому входу второго элемента И, второй вход которого соединен с третьим входом устройства, третий вход второго элемента И соединен с выходом второго триггера, а выход второго элемента И соединен с десятым входом блока контроля.

Источники информации, принятые во внимание при экспертизе

1. Патент СИЛ Р 3453600, кл. Г 06 F 3/04, 1975.

2. Еачков Б.П. и др. Электронная вычислительная машина EC-1022.

I1., "Статистика", 1979, с. 35 — 75 (прототип).

905811

Тираж 731 Подписное

BHIMIII Государственного комитета СССР по делам изобретений и открытий

113035, Москва, :.-35, Раушская наб., д. 4/5

Заказ 365/64

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4

Составитель «I. Алексеев

Редактор Л. Повхан Техред Ж. Кастелевич Корректор И. Демчик