Комбинационный двоичный сумматор

 

(72) Авторы изобретения

Г.Ф. Нестерук, В.И. Потапов, B.Ô. Нестерук и В.В. Бахтинов

13i> Ф

Омский политехнический институт (7I) Заявитель (54) КОМБИНАЦИОННЫЙ ДВОИЧНЫЙ СУММАТОР

Изобретение относится к вычислительной технике и может быть исполь зовано при построении устройств переработки дискретной информации на цилиндрических магнитных доменах (ЦМД) .

По основному авт. св, и 690629 известен комбинационный двоичный сумматор, содержащий в каждом разряде логический элемент И-ИСКЛЮЧАЮЩЕЕ ИЛИ, динамическую ловушку и аннигилятор

ЦМД, выполненные из пермаллоевых аппликаций и расположенные на поверхности магнитоодноосной пленки с ЦМД, 1$ причем первый вход каждого логического элемента И-ИСКЛОЧАЯЩЕЕ ИЛИ, кроме первого, соединен с первым выходом предыдущего логического элемента И-ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые вход и выход каждого логического элемента И-ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом и входом соответствующей динамической ловушки, а .,третий .выход каждого логического элемента И-ИСКЛОЧАЮЩЕЕ ИЛИ соединен с аннигилятором ЦМД (1).

Недостатком такого сумматора является невысокое быстродействие, составляющее (n + 2,5) такта при сложении двух п-разрядных операндов и (п + 1) такт при сложении синхронно поступающих на его входы пар и-разрядных операндов.

Цель изобретения — повышение быстродействия комбинационного двоичного сумматора.

Поставленная цель достигается тем, что устройство содержит токопроводящую аппликацию в форме петли, расположенную на поверхности магнитоодноосной пленки с ЦМД и магнитно связанную с двинамической ловушкой ЦМД младшего разряда сумматора.

На чертеже изображена принципиальная схема комбинационного двоичного сумматора.

3 90781

Устройство содержит магнитоодноосную пленку А с ЦИД В, на поверхности которой расположены логические элементы И-ИСКЛЮЧАЮЩЕЕ ИЛИ С с двумя входами и тремя выходами, динамические ловушки Д, токопроводящая аппликация в форме петли Е и аннигиляторы ЦИД Р.

Цифрами 1-8 обозначены позиции, записанные ЦИД во время их продвиже- 10 ния в сумматоре.

Цифрами 1,2,3,3,4,4 обозначены канал ввода i-го разряда второго операнда и (i + 1)-ro разряда первого операнда в i-тый разряд сумматора. 15

Цифрами 1", 2", 3 ", 4 " обозначены канал ввода 1-го разряда первого операнда и канал вывода результата порязрядного суммирования по

mod 2 с предыдущего, ii — 1)-го, ро разряда сумматора. ЦиФрами 2,3,3

4,5,6 обозначена динамическая ловушка Д. Цифрами 5, 6, 7 обозначен канал вывода результата поразрядного суммирования no mod 2

i-.го разряда сумматора. Цифрами 5 рг

6, 7, 8 обозначен канал выЙ yi ь вода "лишних" доменов в аннигилятор

ЦИД F. Ha первом выходе логического элемента в позиции 7 реализуется

Функция "Неравнозначность", а на втоfA ром и третьем в позициях 5 и 6 соответственно, .функция И..

Устройство работает следующим образом. 35

По параллельным входным каналам

Х 1 1 У з Х ф ° ° э Уу X/+ Q 1 «ф Ху е сум матор поступает первый операнд, с задержкой на 1 такт по параллельным входным каналам У,Х,Ó2,Щ ...;У, 40

Х + ;...;Ó в сумматор поступает второй операнд, причем старшие разряды первого и второго операндов поступают, соответственно, по каналам Х,1 и У„,Х . За два такта с момента по- аа явления первого операнда на входах суматора оба слагаемых сводятся разряд к разряду на расстояние, достаточное для взаимодействия ЦИД в одноименных- разрядах. В течение первого se такта в результате взаимодействия доменов на месте первого операнда остается результат поразрядного суммирования операндов no mod 2, но сдвинутый на один разряд в сторону младших д разрядов по.отношению к начальному положению второго операнда, от котоDoro к этому времени в динамических

0 4 ловушках Д остаются только переносы в старшие разряды. В течение второго такта сложения результат первого r!о-. разрядного суммирования no mod 2, взаимодействия с ЦИД переносов на выходах динамических ловушек, образует результат второго суммирования по mod 2, который при этом сдвигае ся еще на один разряд в сторону младших разрядов по отношению к начальному положению второго операнда, от которого к этому моменту времени остаются переносы в старшие разряды, образующиеся в результате этого суммирования по mod 2, и так далее до момента времени, когда в динамических повушках не останется ЦИД-переносов, что говорит об окончании процесса сложения.

Процесс образования результата сложенив и переноса в старший разряд рассмотрим более подробно на примере

i-ых разрядов операндов. В момент времени, когда ЦИД, соответствующий

i-му разряду второго операнда, поступает на вход 1-го разряда суммато. ра (позиция 1), ЦМД, соответствующий

i-му разряду первого операнда, поступает в позицию 1 на Н-аппликации. Отслеживая полюса аппликаций, возникающие под действием вращающегося магнитного поля управления Н, помянутые ЦИД перемещаются по траекториям 1-2-3«3 и 1 -2 -3, copy ответственно, и достигают позиций 4 и 4, иэ которых эа счет взаимного отталкивания переходят на полюса 5 динамической ловушки и 5 Н дппли» кации, соответственно, реализуя тем самым перенос в старший разряд и ноль на выходе i-ro разряда сумматог " ра, так как ЦИД из позиции 5 поступает к аннигилятору доменов F.

Если в одном из двух i-тых разрядов операндов ЦИД отсутствует, то присутствующий в 1-том разряде другого операнда ЦИД, не испытывая отталкивающего воздействия, иэ позиции 4

II (или 4 ) через четверть такта поступает в позицию 5, откуда через половину периода появляется на выходе i-ro разряда сумматора в позиции

7, реализуя тем самым единицу на

И выходе этого разряда. Случай с двумя нулями в i-тых разрядах операндов тривиален и поэтому не рассматривается.

907810 6 полнения операции сложения двух а п-разрядных операндов возросло до (и + 1,5) тактов, а при сложении синхройно поступающих на его входы пар и-разрядных операндов - до и тактов на операцию.

Формула изобретения

В известном сумматоре младший разряд суммы операндов появляется н выходе сумматора z через два с поло виной такта после поступления перво го операнда íà его входы, а старший разряд - еще через (n - 1) такт.

Один такт также необходит для вывода иэ сумматора возможного переполнения старшего разряда. Быстродействие сумматора при сложении двух в и-разрядных операндов составляет (И + 2,5) такта. Если же сумматор работает в синхронном режиме, т.е. очередная пара операндов на входы сумматора поступает через (n + 1) 15 такт после поступления предыдущей пары операндов, то быстродействие схемы возрастает до (n + 1) такта на операцию.

Введение в схему известного сум- 26 матора токопроводящей аппликации Е в форме петли, предназначенной для уничтожения домена — переполнения старшего разряда суммы операндов, позволяет на такт раньше вводить в 25 сумматор следующую пару операндов, вследствие чего быстродействие выКомбинационный двоичный сумматор по авт. св. И 690629, о т л и ч а юшийся тем, что, с целью повышения быстродействия сумматора, он со" держит токопроводящую аппликацию в форме петли, расположенную на поверхности магнитоодноосной пленки с цилиндрическими магнитными доменами и магнитно связанную с динамической ло. вушкой цилиндрических магнитных доменов младшего разряда сумматора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

И 690629 (заявка N 2490279/18-24, кл. Н 03 К 23/01, 27.05.77) -(прототип) .