Система адресного вызова с позиционным кодированием

 

(72) Авторы изобретения

Г.И.Азаров, lO.Н.Манякин, А.С.Иванов и Б.С.Антыпко (7t) Заявитель

/ (54) СИСТЕИА АДРЕСНОГО ВЫЗОВА С ПОЗИЦИОННЦИ

КОДИРОВАНИЕМ (I г

/ Ю

Изобретение относится к системам адресного (селективного, избирательного) вызова и может использоваться в технике связи.

Известна система адресного вызова с позиционным кодированием, содержащая на передающей стороне блок набора и блок управления, а также последовательно соединенные опорный генератор, делитель частоты, шифратор и манипулятор, причем выход шифратора через блок управления подключен к второму входу делителя частоты, при этом второй вход шифратора соединен с выходом блока набора, а на приемной стороне — первый интегратор, блок синхронизации и опорный генератор, а также последовательно соединенные преобразователь, блок управления, делитель частоты, дешифратор, блок набора и блок индикации, причем выход преобразователя через блок синхронизации подключен к второму входу дешифратора и второму входу делителя частоты, третий вход которого соединен с выходом опорного генератора ()3 .

Однако известная система обладает низкой помехоустойчивостью.

Цель изобретения — повышение помехоустойчивости.

Поставленная цель достигается тем, что в систему адресного вызова с позиционным кодированием, содержащую на передающей стороне блок набора и блок управления, а также последовательно соединенные опорный генератор, делитель частоты, шифратор и манипулятор, причем выход шифратора через блок управления подключен к второму входу делителя частоты, при этом второй вход шифратора соединен с выходом блока набора, а иа приемной стороне — первый интегратор, блок синхронизации и опорный генератор, а также последовательно соединенные преобразователь, блок управления, делитель час!

ЗО

И

46

Щ

%6

3 90 тоты, дешифратор, блок набора и блок индикации, причем выход преобразователя подключен к второму входу дешифратора и, через блок синхронизации подключен к второму входу делителя частоты, третий вход которого соединен с выходом опорного генератора, на передающей стороне введены последовательно соединенные счетчик позиций и блок синхронизации, причем дополнительный выход шифратора подключен к второму входу блока синхронизации, выход которого подключен к входу блока набора и первому входу счетчика позиций, второй вход которого соединен с вторым выходом, блока набора, при этом второй выход счетчика позиций подключен к второму входу блока управления, а на приемной стороне введены последовательно соединенные второй интегратор и счетчик позиций, причем выход делителя частоты подключен к первому входу второго интегратора, выход которого подключен к входу первого интегратора, выход которого подключен к второму входу счетчика позиций, выход которого подключен к управляющим входам блока набора и блока управления, при этом дополнительный выход блока набора подключен к второму входу второго интегратора, второй выход которого подключен к второму входу блока индикации.

На чертеже представлена структурная схема предлагаемой системы.

Система адресного вызова с позиционным кодированием содержит на передающей стороне опорный генератор 1 делитель 2 частоты, шифратор 3, блок 4 управления, блок 5 набора, манипулятор б, блок 7 синхронизации, счетчик 8 позиций, на приемной стороне опорный генератор 9, преобразователь 10, блок ll синхронизации, делитель 12 частоты, блок 13 управления; дешифратор 14, блок 15 набора блок 16 индикации, счетчик 17 позиций, первый Интегратор 18, второй интегратор 19 ..

Система адресного вызова с позиционным кодированием работает следу щим образом °

Шифратор 3 обеспечивает формирование кодовых комбинаций, число кото рых определяется количеством разрядов его регистра.

Формирование тактовых импульсов для регистра шифратора 3 обеспечива7871 4 ется с помощью опорного генератора

1, делителя 2 частоты, блока 4 управления и счетчика 8 позиций. При этом частота тактовых импульсов, поступающих с выхода делителя 2 частоты в регистр шифратора 3 постоян— но изменяется в соответствии с изменением коэффициента деления делителя

2 частоты. Управление коэффициентом деления делителя 2 частоты осуществ— ляется . блоком 4 управления, входы которого соединены с выходами шифратора 3 и счетчика 8 позиций. Кроме того, вход шифратора 3 соединен с выходом блока 5 набора, что позволяет при формировании вызывного номера изменять не только длительность элементарных посылок кодовой комбинации шифратора 3, но и включать в вызывной номер "фрагменты (последовательности) различных кодовых . комбинаций (позиций) . При этом необходимые временные соотношения и последовательности переключений при формировании вызывного номера обеспечиваются с помощью блока 7 синхронизации. Таким образом, формирование вызывного номера в системе характеризуется всеми возможными перестановками элементарных кодограмм в пределах всех вырабатываемых шифратором 3 кодовых комбинаций и изменениями длительностей элементарных посылок. Это позволяет, не увеличивая количества кодовых комбинаций, вырабатываемых регистром шифратора 3, значительно увеличить число вызывных команд в системе.

Сформированные вызывные команды поступают в манипулятор 6, где преобразуются в последовательности тональных частот, а затем передаются по каналу связи.

Прием вызывных команд осуществляется следующим образом.

С выхода канала связи вызывные команды в виде последовательностей тональных частот поступают в преобразователь 10; где преобразуются в исходные комбинации. С выхода преобразователя 10 эти комбинации поступают на входы дешифратора 14, блока

13 управления и блока 11 синхронизации .

В системе применяется синхронный способ поддержания временных соотношений между передающим и приемным устройствами. При этом используется метод фазирования по рабочим импуль907871

Формула изобретения

Система адресного вызова с позиционным кодированием, содержащая на передающей стороне блок набора и блок управления, а также последовательно соединенные опорный генератор, делитель частоты, шифратор и манипулятор, причем выход шифратора через блок управления подключен к второму входу делителя частоты, при этом второй вход шифратора соединен с выходом блока набора, а на приемной стороне - первый интегратор, блок синхронизации и опорный генератор, а также последовательно соединенные преобразователь, блок управления, делитель частоты, дешифратор, блок набора и блок индикации, причем выход преобразователя подключен к второму входу дешифратора и через блок синхронизации — к второму вхосам, заключающийся в том, что блок

ll синхронизации выделяет лз всего потока информации моменты смены полярности рабочих импульсов и формирует в указанные моменты времени импульсы синхронизации.

Эти импульсы поступают в делитель

I2 частоты и устанавливают его в исходное (нулевое) состояние, обеспечивая подстройку фазы тактовых !О импульсов регистра дешифратора 14.

Тактовые импульсы регистра дешифратора 14 формируются с помощью опорного генератора 9, делителя 2 частоты, блока 13 управления и счет- !5 чика 17 позиций.

Работа укаэанных функциональных узлов в основном аналогична работе соответствующих функционалвных узлов на передающей стороне, за исклю- 20 чением того, .что вход блока 13 управления соединен с выходом преобразователя 10. В связи с этим блок

13 управления формирует управляющие сигналы для делителя l 2 частоты в rs соответствии с принимаемыми длительностями посылок и сигналами счетчика 17 позиций.

Выходы разрядов регистра дешифратора 14 соединены с соответствующими 30 входами блока 15 набора. Блок !5 набора представляет из себя набор сумматоров по модулю два, количество которых соответствует числу исходных кодовых комбинаций (при 5-разрядном регистре, например, это число равно 12) .

Сумматоры соединяются между собой в соответствии с образующим полиномом кода типа "максимальная последовательность".

Анализ исходных кодовых комбинаций (в нашем примере их 1 2) производится параллельно и одновременно.

Каждое совпадение импульсов при- 45 нимаемого вызывного сигнала с собственным адресом устройства (который образуется с учетом задействованных в адресе исходных кодовых комбинаций позиций каждая из KoTopb1x харак 50 теризуется своей определенной длительностью "единиц" и "нулей"), фиксируется вторым интегратором 19.

Для синхронного интегрирования другой вход второго интегратора 19

55 соединен с выходом делителя 12 частоты.

Это обеспечивает запись очередного импульса в интегратор посередине элементаРной посылки, что способствует повышению .надежности работы устройства .

Счетчик 17 позиций, когда на входе устройства вызывной сигнал отсутствует, находится в состоянии, определяемом первой позицией собственного адреса усгройства. Последовательность его дальнейших состояний определяется порядком позиций в адресе. При этом в последующее состояние счетчик 17 позиций переходит по окончании приема кодовой комбинации предыдущей позиции.

Если в течение некоторого времени следующая ожидаемая позиция не поступает, то первый интегратор 18 переводит счетчик 17 позиций в первоначальное состояние. Время интегрирования первого интегратора 18 выбирается около двух длительностей позиций.

Если все позиции приняты, то блок

16 индикации выдает сигнал о приеме вызова.

Предлагаемая система позволяет о существенно увеличить число вызывных номеров. например, при 5-разрядном регистре сдвига было получено 10

8 номеров .

Предлагаемая система допускает сколько угодно сбоев элементарных посылок, если хотя бы небольшой интервал, лежащий в пределах длительности позиции, не поражен.

907871

7 ду делителя частоты, третий вход которого соединен с выходом опорного генератора, отличающаяся тем, что, с целью повышения помехоустойчивости, на передающей стороне введены последовательно соединенные счетчик позиций и блок синхронизации, причем дополнительный выход шифратора подключен к второму входу блока синхронизации, выход которого подключен к входу блока набора и первому входу счетчика позиций, второй вход которого соединен с вторым выходом блока набора, при этом второй выход счетчика позиций подключен к второму входу блока управления, а на приемной стороне введены последовательно соединенные второй интег8 ратор и счетчик позиций, причем выход делителя частоты подключен к первому входу второго интегратора, выход которого подключен к входу первого интегратора, выход которого подключен к второму входу счетчика позиций, выход которого подключен к управляющим входам блока набора и блока управления, при этом дополни1в тельный выход блока набора подключен к второму входу второго интегратора, второй выход которого подключен к второму входу блока индикации.

Источники информации, 1ф 1принятые во внимание при экспертизе

1. Авторское свидетельство СССР

1698168, кл. Н 04 0 1/30, 1979 (прототип ) .