Импульсный генератор (его варианты)

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ- СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистических

Республик о>911693 (61) Дополнительное к ввт. свмд-ву (22) Заявлено 020680 (21) 2933677/18-21

tS) I M Кл.3

Н 03 К 3/353 сприсоедмненмемзаявки № 2937100/21

2940048/21 (23) Приоритет Государственный комитет

СССР. по делам изобретений и, открытий (Й) УДК 621.324. .3(088.8) Опубликовано 070382. Бюллетень ¹ 9

Дата опубликования описания 070382 (72) Автор изобретения

A. F . .Солод (71) Заявитель (54 ) ИМПУЛЬСНЫЙ ГЕНЕРАТОР (ЕГО ВАРИАНТЫ) Изобретение относится к радиотехнике и может быть применено в импульсной технике и автоматике.

Известен генератор, который содержит статический триггер, времязадающие конденсаторы, времяэадающие транзисторы и формирователь напряжения питания затворов времяэадающих транзисторов (1).

Недостаток известного генератора состоит в том, что иэ-за отсутствия положительной обратной связи во время переключения имеют место большие длительности фронтов генерируемых импульсов, ограничен диапазон генерируемых частот и отсутствует автоматическая подстройка частоты.

Наиболее близким к предлагаемому является генератор импульсов, содер" жащий статический триггер, два заторможенных мультивибратора, каждый из которых .содержит инвертор поло-. жительной обратной связи, времязадающий транзистор, времязадающий конденсатор и разрядный транзистор, причем каждый иэ входов триггера подключен к.точкам соединения времязадающего и разрядного транзисторов и через времязадающий конденсатор к выходу инвертора обратной связи, вход последнего подключен к одному иэ -выходов триггера (2) .

Недостатком данного импульсного генератора является то, что для его работы требуется внешний источник стабильного напряжения, причем при отклонении параметров времлэадающей цепи от номинальных значений изме.няется частота генерирования устройства.

Цель изобретения — расширение функциональных возможностей путем автоматической подстройки частоты генерирования импульсов к номинальному значению при изменении питающего напряжения, температуры окружающей среды и параметров времязадающих. цепей, получения линейной зависимости частоты генерирования от проводимости регулирующего резистора, а также путем обеспечения начала генерации импульсов при включении ис" точника питания с определенной фазы.

Поставленная цель достигается

25 тем, что в импульсный генератор, содержащий статический триггер и два заторможенных мультивибратора, каждый иэ которых содержит инвертор обратной связи, времязадающий конден30 сатор, времязадающий транзистор

911693 и разрядный транзистор, выходом подключенных к соответствующим входам триггера, дополнительно введены устройство выделения последнего периода, делитель напряжения, дифференциальный усилитель, устройство запуска, устройство выделения сигналов рассогласования и параллельно соединенные разрядный резистор и накопительный конденсатор, причем устройство запуска содержит два блокирующих транзистора и две цепочки, состоящих из двух последовательно включенных транзисторов, а устройство выделения сигналов рассогласования содержит два двухтактных уси- I5 лителя, состоящих иэ повторяющего и инвертирующего транзисторов, первую цепочку иэ четырех последовательно включенных транзисторов, элемент ИЛИ на два входа с запоминающим конден- ур сатором между затвором и истоком нагрузочного транзистора, один из входов элемента ИЛИ подключен к шине синхронизации и затворам нижних транзисторов первой цепочки устрой- 5 ства запуска и цепочки устройства выделения сигналов рассогласования, второй вход элемента ИЛИ подключен ко входу устройства выделения последнего периода; к выходу правого плеча триггера и к затворам повторяющего транзистора второго двухтактного усилителя и верхнего транзистора второй цепочки устройства запуска, второй вход устройства выде- 35 ления последнего периода подключен к выходу левого плеча триггера и к затворам инвертирующих транзисторов двухтактных усилителей и нижнего транзистора второй цепочки устройст- 40 ва запуска, выход первой цепочки устройства запуска подключен-к затворам первого и второго блокирующих транзисторов, которые соответственно включены между входом левого пле- 45 ча триггера и общей шиной и между выходом левого плеча триггера и общей шиной, выход второй цепочки подключен к затворам верхнего транзистора первой цепочки и повторяющего транзистора первого двухтактного усилителя, выход первого двухтактного усилителя подключен к зат,вору среднего транзистора цепочки устройства выделения сигналов рассогласования, выход второго двух- 55 тактного усилителя подключен к затвору нагрузочного транзистора элемента ИЛИ, выход элемента ИЛИ подключен к затвору верхнего транзистора цепочки устройства выделения сигна- 60 лов рассогласования, а выход этой цепочки подключен к точке соединения разрядного резистора, накопительного конденсатора и к одному из входов дифференциальнЬго усилителя, второй вход дифференциального усилителя подключен к делителю напряжения, а выход дифференциального усилителя подключен к затворам времяэадающих транзисторов, выход устройства выделения последнего периода подключен к стокам повторяющего транзистора второго двухтактного усилителя и верхнего транзистора второй цепочки устройства запуска.

По второму варианту исполнения в устройство дополнительно введены элемент ИЛИ, запускающий конденсатор, включенный между выходом элемента ИЛИ и шиной питания, два дополнительных блокирующих транзистора и две цепочки формирования сигналов блокировки, каждая из которых включена между одним из выходов триггера и общей шиной, и состоящих из .последовательно включенных смещающего и обнуляющего транзисторов, соединенных с затворами.разрядных транзисторов заторможенных мультивибраторов и со входом элемента ИЛИ, причем затвор и сток смещающего транзистора цепочки формирования сигналов блокировки подключены к одному из выходов триггера, а.затвор обнуляющего транзистора этой цепочки подключен к другому выходу триггера, выход элемента ИЛИ подключен к затворам дополнительных блокирующих транзисторов, один из которых включен между одним иэ выходов триггера и общей шиной, а другой - между противоположным этому выходу входом триггера и общей шиной.

По третьему варианту. исполнения в известное устройство дополнительно введена цепочка из четырех последовательно включенных транзисторов, преобразователь частоты-напряжения, содержащий истоковый повторитель, три проходных транзистора, блокирующий транзистор, смещающий транзистор, доэирующий конденсатор, накопительный конденсатор и регулирующий резистор, причем сток и затвор смещающего транзистора подключены к истоку первого проходного транзистора, сток которого подключен к затвору повторяющего транзистора истокового повторителя и к истоку второго проходного транзистора, сток второго проходного транзистора через доэирующий конденсатор подключен. к выходу истокового повторителя, а через третий. проходной транзистор— к выходу второй цепочки из четырех последовательно включенных транзисторов между выходом истокового повторителя и общей шиной подключены нагрузочный и блокирующий транзисторы, причем затвор нагрузочного транзистора подключен к выходу цепочки иэ четырех последовательно

9ь)693 включенных транзисторов, затворы первого и второго проходных транзисторов подключены к одному из выходов триггера, а затворы третьего проходного и блокирующего транзисторов подключены ко второму выходу триггера.

На фиг. 1 представлена принципиальная схема генератора импульсоэ по варианту 1; на фиг. 2 — временные диаграммы поясняющие его работу; на фиг. 3 — принципиальная схема генератора импульсов по варианту 2; на фиг. 4 — временные диаграммы, поясняющие его работу; на фиг. 5 принципиальная схема генератора импульсов по варианту 3.. 15

Устройство состоит из статического триггера, транзисторов 1-6, двух заторможенных мультивибраторов 7 и

8, каждый иэ которых содержит инвертор обратной связи — транзисторы 9, 20

10 и 11, 12, времязадающий конденсатор 13 и 14, времяэадающий транзистор 15 и 16 и разрядный транзистор

17 и 18. Кроме того, устройство содержит два смещающих транзистора 19 и 20, два обнуляющих транзистора

21 и 22, устройство,23 запуска, устройство 24 выделения сигнала рассогласования, устройство 25 выделения последовательного периода, дифферен- 3Q циальный усилитель 26-, делитель напряжения на четырех последовательно включенных транзисторах 27-30 и сое- . диненных параллельно разрядного резистора 31 и накопительного конденсатора 32.

Устройство запуска содержит два блокирующих транзистора 33 и 34, две цепи из последовательно включенных двух транзисторов 35, 36 и 37, 38. Устройство выделения сигналов 40 рассогласования содержит два дэух-. тактных усилителя, каждый из которых состоит из повторяющего транзистора

39, 40 и инвертирующего транзистора

41, 42, элемент ИЛИ на два входа на 45 транзисторах 43-45 с запоминающим конденсатором 46, включенным между затвором и.истоком нагрузочного транзистора, цепочку из последовательно включенных четырех транзистороэ 4750. Нина 51 питания, общая шина 52 и шина 53 синхроимпульсов также входят в состав устройства и обеспечивают режим работы.

Истоки транзисторов 1, 3, 4, 6, 10, 12, 17, 18, 21, 22, 30, 26, 38, 41, 42, 43, 44 и 50 подключены к общей шине 52, стоки транзисторов

2г 5к 9г 11к 15ю 16к 27ю 35ю. 39ю

45, 47 и затворы транзисторов 2, 5, 9, 11 и 27 подключены к шине Еп (51). ЬО

Затворы транзисторов 15 и 16.подключены к выходу дифференциального усилителя 26. Одним из входов дифференциального усилителя подключен к точке соединения транзисторов 28 65 (и 29, а второй вход — к точке соединения разрядного резистора 31 и накопительного конденсатора 32 к точке соединения транзисторов 48 и 47.

Один иэ выходов триггера подключен к затворам транзисторов 4, 10, 20, 21, 38, 41 и 42, к первому входу устройства 25 выделения последнего периода и к стоку транзисторов 20 и 34 и через транзистор 20 к затвору транзистора 18. Второй выход триггера подключен к затворам транзисторов 3, 12, 19, 37, 40 и 43, ко второму входу устройства выделения последнего периода, к стоку транзистора 19 и через транзистор 19 к затвору транзистора 17 ° Точка соединения транзисторов 37 и 38 подключена к затворам транзисторов 35 и 39, а точка соединения транзисторов 35, 36 — к затворам транзисторов 33 и 34. Точка соединения транзисторов 39 и 41 .подключена к затвору транзистора 49, а точка соединения транзисторов 40 и 42 — к затвору транзистора 45.

Точка соединения транзисторов 43

44 и 45 подключена к затвору транзистора 47. Затвор транзистора 48 подключен к одному из выходов делителя. Выход устройства 25 выделения последнего периода подключен к стокам транзисторов 37 и 40. Точка соединения транзисторов 15, 17 и 33 и конденсатора 13 подключена к первому входу триггера (затвор трайэистора

1), а чочка соединения транзисторов

16 и 18 и конденсатора )4 подключена ко второму входу триггера (эатвор транзистора 6).

Рассмотрим работу синхронизированного импульсного генератора .со времени прихода запускающего импульса (время t ). Запускающий импульс Uq устанавливает в точке k низкий уровень напряжения и снимает блокировку выхода и входа левого плеча триггера, а также устанавливает низкий уровень на выходе элемента ИЛИ и точке L

Так как в это время в точке Ь низкий потенциал из-за высокоГо потенциала в точке d, то на выходе а устанавливается высокий уровень напряжения, который блокирует выход правого плеча триггера Ь, устанавливает низкий потенциал на выходе инвертора обратной связи первого одноэибратора, устанавливает в точке

d низкий уровень напряжения а снимает блокирующий потенциал с затвора транзистора 17, вследствие чего времязадающий конденсатор 13 начинает заряжаться через времяэадающий транзистор 15, причем скорость заряда определяется величиной напряжения на выходе дифференциального усилителя. Кроме того, высокий уровень напряжения. на выходе й. Устанав-.

911693

В дальнейшем необходимо рассмотреть два случая:

® 1. Ко .да синхрониэирующий импульс приходит после окончания последнего периода, т.е. период синхронизирующих импульсов больше заданного числа периодов генерируемых импульсов (в рассматриваемом случае больше двух периодов) . Временные диаграммы для этого случая приведены на фиг.2а.

4»

2. Когда период синхронизированных импульсов меньше заданного числа периодов генерируемых импульсов.

20 Временные диаграмма для этого случая приведены на фиг. 2б.

В первом случае, когда уровень напряжения в точке d превышает U, на выходе b устанавливается низкйй

25 уровень напряжения, и так как на вы-. е ходе й. не устанавливаЕтся высокий уровень напряжения, то на входе d остается высокий уровень напряжения и на выходе Ь вЂ” низкий.

Эр Вследствие того, что на входах элемента ИЛИ отсутствуют высокие уровни напряжения, а на затворе транзистора 45 высокий уровень, то на . выходе Ь формируется импульс, который длится до прихода синхроимпульса, который открывает зарядный транзистор 47. Заряд на накопительном конденсаторе 32 во время действия .импульса увеличивается и увеличивает потенциал в. точке и. Чем больше длительность импульса, тем больше заряд передается на накопительный конденсатор, что приводит к уменьшению уровня напряжения на выходе дифференциального усилителя и понижает

45 частоту гененируемях импульсов. В установившемся режиме длительность данного импульса должна быть минимально возможной и величина накопительного заряда за время импульса

$Q должна быть равна величине разряда через резистор 31 эа период следования синхроимпульсов. С приходом синхроимпульса снимается также блокировка с точек d.и с и работа уст55 ройства повтоРяется.

В случае, когда период синхроимпульсов меньше заданного числа периодов генератора работа устройства с момента выработки сигнала в устройстве выделения последнего перио40 да и с приходом импульса с выхода

b проходит следующим образом.

Высокий уровень напряжения устанавливается на затворах транзисторов 35 и 39, а также на выходе b

65 и на затворе транзистора 49. С приливает низкие уровни на стоках транзисторов 38 и 42 и на выходе устройства выделения последнего периода (точка е) .

Когда напряжение в точке с превышает пороговое напряжение МДП-транзисторов (Uy ), уровень напряжения в точке 6. начинает понижаться, вследствие чего напряжение на выходе инвертора обратной связи на транзисторах 9 и 10 начинает увеличиваться °

Увеличение напряжения на выходе инвертора обратной связи через времязадающий конденсатор 13 передается в точку с, еще больше уменьшая уровень напряжения в точке и т.е. происходит переключение триггера .и в точке а. устанавливается низкий уровень напряжения, а в точке bвысокий. Высокий уровень напряжения в точке Ь блокирует выход d. транзистором 3 и устанавливает на входе с низкий уровень напряжения и на затворе транзистора 18.и разрешает заряд эремязадающего конденсатора 14 через времязадающий транзис тор 16. Когда напряжение в точке Й превышает U, происходит переключени триггера в состояние, когда на выходе 6 — высокий уровень напряжения, а на выходе b — низкий.

В дальнейшем работа происходит аналогично: высокие уровни напряжения на выходах с и b чередуются, т.е. генератор генерирует импульсы и период генерируемых импульсов определяется напряжением на выходе дифференциального усилителя, которое э свою очередь зависит от величины напряжения в точке и. Напряжение э точке и по мере разряда накопительного конденсатора 32 через разрядный резистор 31 постепенно уменьшается. дифференциальный усилитель подключен таким образом, что уменьщение напряжения в точке и вызывает увеличение периода генерируемых импульсов.

Параметры накопительного конденсатора и разрядного .резистора выбираются таким образом, чтобы за период генерируемых импульсов изменение напряжения в точке и было незначительным.

Генерирование импульсов на выходах cbи Ъ описанным выае способом без изменения состояниЯ в устройстве запуска и устройстве выделения сигнала рассогласования до тех пор, пока на выходе устройства выделения последнего периода не изменится состояние, т.е. пока не будет выделен последний период (время Q ). (В опйсываемом случае выделяется второй период).

Когда на выходе е устанавливается высокий уровень -напряжения и,после прихода импульса с выхода Ъ он передается на затворы транзисторов 35 и

39 через транзистор 37 и на затвор транзистора 45 и заряжает запоминающий конденсатор 46 через транзистор 40. В случае отсутствия запускающего импульса высокий уровень напряжения устанавливается также на выходе k и блокирует точку d и точку с °

911693

5!

О !

35

d0

65 хайдом импульса синхронизации в момент, когда не окончился импульс на выходе b открывается транзистор

50 и происходит разряд накопительного конденсатора через ограничивающий транзистор 48 и открытые транзисторы 49 и 50. Уровень напряжения в точке и понижается, что приводит к повышению потенциала на выходе дифференциального усилителя, а следовательно, к повышению частоты генерируемых импульсов. Одно.временно с приходом синхроимпульса снимается блокировка со входа с и: выхода d. и генерирование импульсов не прерывается, т.е. когда напряжение в точке d превысит О,, происходит переключение триггера и на выходе b устанав) ивается низкий уро вень напряжения, а на выходе с(. - высокий. Вследствие этого устанавливаются низкие уровни напряжения в точке е, на затворах транзисторов . 35 и 36 и на затворе транзистора 49.

Транзистор 49 закрывается, и разрядный ток конденсатора 32 через цепочку последовательно соединенных транзисторов прекращается. Таким образом, разрядный ток конденсатора

32 продолжается от прихода синхроимпульса до времени формирования импульса на выходе 4..

Таким образом, предлагаемый синхронизированный импульсный генератор обеспечивает синхронизацию внешними синхроимпульсами, причем частота синхроимпульсов кратна частоте генерируемых импульсов и равна fc

f „;/n где f - частота синхроимпульсов;

С

f — частота генератора

) п - 1, 2, 3

В рассматриваемом случае п = 2.

Кроме того, в устройстве осуществляется автоматическая подстройка частоты генерирования импульсов, чтобы обеспечивать равенство

fñ как в случае, когда

fc < f„/ni так и в случае, когда

К. - К„/и.

Предлагаеьйй синхронизированный импульсный генератор может найти наиболее широкое применение в устройствах, в которых требуется внешняя синхронизация импульсами, частота которых ниже частоты следования генерируемых импульсов. Наличие в генераторе автоматической подстройки периода следования импульсов позволяет изменять частоту импульсов синхронизации в широких пределах, при этом частота генерирования импульсов генератора изменяется синхронно с частотой синхроимпульсов.

Воэможность в генераторе изменять количество периодов в каждом периоде следования синхроимпульсов значительно расширяет область применения синхронизированного импульсного генератора.

По второму варианту исполнения (фиг. 3) импульсный генератор состоит из статического триггера на транзисторах 54-59, двух заторможенных мультивибраторов, содержащих инверторы обратной связи, транзисторы 60, 61 и 62, 63 времязадающие транзисторы 64 и 65, времязадающие конденсаторы 66 и 67 и разрядные транзисторы 68 и 69, элемент ИЛИ на два входа из транзисторов 70-72, запускающего конденсатора 73, блокирующих транзисторов 74 и 75, двух цепочек формирования сигналов блокировки, каждая из которых содержит последовательно включенные смещающий транзистор 76, 77 и обнуляющий транзистор 78, 79, общей шины 80 и шина 81

1питания.

Истоки транзисторов 54, 55, 57, 59, 61, 63, 68, 69, 70, 71, 74, 75, 78 и 79 подключены к общей шине 80.

Стоки транэнсторов 56, 58, 60, 62, 64, 65 и /2, затворы транзисторов

56, 58, 60, 62 и 72 подключены к шине 81 питания. Вход левого плеча триггера .подключен к первому ждущему мультивибратору в точке соединения транзисторов 64 и 68 и через времязадающий конденсатор 66 к выходу инвертора обратной связи на транзисторах 60 и 61, а вход правого плеча триггера аналогичным образом подключен Ко второму ждущему мультивибратору ° Выход левого плеча триггера подключен к затворам транзисторов

61, 77 и 78, к стоку транзистора

77 и через транзистор 77 — на затворы транзисторов 69 и. 70. Выход правого плеча триггера подключен к транзисторам 63, 76 и 79, к стокам транзисторов 75 и 76 и через транзистор 76 — к затворам транзисторов 68 и 61. Затворы транзисторов 64 и 65 подключены к шине опорного напряжения.

Устройство работает следующим образом.

При включении питания начинает возрастать напряжение питания (точка б). Возрастание напряжения через запускающий конденсатор 73 передается в точку Ь, и когда оно превышает пороговое напряжение МДП-транзисторов (U ) блокирующие транзисторы 74 и 75 открываются и блокируют возрастание напряжения на выходе правого плеча триггера (точка d) и на.входе левого плеча триггера (точка 1) (время t ). Когда напряжение источника питания превышает U „ начинает возрастать напряжение на выходе левого плеча триггера (точка с) и когда оно превысит Uz то блокирует

911693 через транзистор 57 выход d (время tg). Кроме того, транзистор 78 блокирует точку Ь и закрывает раз рядный транзистор 68. В это же время начинает возрастать напряжение в точке е и, когда оно превышает U, открывается транзистор 70 и снимает блокирующий сигнал в точке b, что в свою очередь закрывает блокирующие транзисторы 74 и 75 и разрешает заряд времязадающего конденсатора бб 1О через времязадающий транзистор 64 (время t>). Кроме того, потенциалом в точке 0 через транзистор 69 блокируется вход правого. плеча триггера (точка n ) .

Высокий потенциал на выходе с !

5 сохраняется до тех пор, пока напряжение в точке k не превышает U после чего напряжение в точке с начинает понижаться, что приводит к повышению напряжения на выходе ин- 20 вертора обратной связи и через конденсатор бб на входе k, что, в свою очередь, еще больше понижает напря,жение в точке с (время Q ). Устройство переключается в состояние, когда на выходе 0 устанавливается высокий уровень напряжения, а на выходе с низкий.

Рассмотрим переходной процесс.

Когда уровень напряжения в точке с понижается до Б (время t<), на- чинает возрастать напряжения в точке йт, и ко à оно превышает U (время t ), блокируется выход с транзистором 55. Через транзистор 79 в точке е устанавливается низкий потенциал, что разрешает заряд времязадающего конденсатора 67.

Когда напряжение на выходе d превышает 2 По,а в точке L превышает 40

U и через транзистор 68 устанавливает в точке k низкий уровень напряжения, через транзистор 70 поддер живается низкий уровень напряжения на выходе элемента ИЛИ (время т ). 45

В дальнейшем, когда напряжение в точке п превышает U, происходит переключение устройс=ва в противоположное состояние, т.е. в точке

d устанавливается низкий потенциал, а в точке с — высокий, и в симметричных точках устройства происходят процессы, аналогичные описанным выше.

Предлагаемый импульсный генератор на МДП-транзисторах, в отличие от известного, на выходе элемента HJIH при включении источника питания вырабатывает блокирующий импульс,, который обеспечивает начало генерации с определенной фазы, т.е. при dO включении источника пиФания всегда сначала устанавливается высокий потенциал на выходе с. Кроме того, в предлагаемом генераторе одновременно повышена устойчивость автоко- б5 лебательного режима в широком диапазоне частот благодаря введению задержек между началом блокировки выходов с .и Й и снятия блокировок на входах k и и. Данный импульсный генератор можно применить в качестве задающего генератора различного рода вычислительных и других устройствах, где необходима заданная фаэировка задающего генератора, которая обеспечивает выполнение определенной функции, например обнуление всего устройства. Кроме того, его можно также применить в устройствах, в которых требуется в процессе работы регулировать частоту генерированных импульсов в широком диапазоне частот без изменения параметров.элементов генератора.

По третьему варианту исполнения (фиг. 5) импульсный генератор содержит триггер 82 на Транзисторах

83-88, первый ждущий мультивибратор

89, содержащий инверто1 обратной связи, транзисторы 90 и 91, времяэадающий конденсатор 92, времяэадающий транзистор 93 и разрядный транзистор 94, второй ждущий мультивибратор

95, содержащий инвертор обратной связи на транзисторах 96 и 97, времяэадающий конденсатор 98, времязадающий транзистор 99 и разрядный транзистор 100 . Цепочки формированная разрядных сигналов — на транзисторах

101, 102, 103 и 104. Делители напряжения 105, 106 — на транзисторах

107 — 110 и ill — 114.

Преобразователь 115 частоты-напряжения содержит первый, второй и третий проходные транзисторы 116, 117 и 118, повторяющий транзистор

119 истокового повторителя, блокирующий транзистор 120, дозирующий конденсатор 121, нагрузочный транзистор 122, смещающий транзистор 123, регулирующий резистор 124, накопительный конденсатор 125 и дифференциальный усилитель 126, общую шину

127 и шину 128 питания.

Импульсный генератор работает следующим образом.

Рассмотрим работу с момента времени, когда на выходе а устанавливается высокий потенциал, а на выходе b - низкий, на входе с - низкий и на входе d — высокий. Так как на выходе cL высокий потенциал, то через транзистор 103 устанавливается высокий потенциал и на затворе разрядного транзистора 100, что, в свою очередь, устанавливает низкий уровень на входе d. На выходе b сохраняется низкий потенциал благодаря перекрестным связям статического триггера..

Высоким потенциалом на выходе Q.открываются транзисторы 101 и 91 и устанавливаются низкие потенциалы на затворе разрядного транзистора

911693

13

14 где ьЯ

Н

Как говорилось выше, повышение напряжения в точке g приводит к понижению частоты генерирования и к увеличению разряда накопительного

94 и на выходе инвертора положительной обратной связи. Через вре- мяэадающий транзистор 93 начинает заряжаться времязадающий конденсатор

92 и повышается напряжение в точке с. Когда в точке с напряжение превышает пороговое, начинает понижаться напряжение в точке б„ вследствие чего повышается напряжение на выхо де инвертора положительной обратной связи. Повышение последнего передается через времяэадающий конденсатор .92 на вход с, в реэультате происходит лавинный процесс переключения, и в точке о . устанавливается низкий уровень напряжения, а в точке b— высокий. 15

В дальнейшем через времязадающий транзистор 99 Начинает заряжаться времязадающий конденсатор 98, повышается напряжение в точке d и, когда последнее превышает пороговое 20 напряжение транзисторов, происходит переключение генератора в другое состояние. В дальнейшем процессы повторяются. При этом длительность импульса на выходе а определяется временем заряда времязадающего конденсатора 92 через времязадающий транзистор 93 до напряжения переключения, а длительность импульса на выходе b определяется временем заряда до напряжения переключения времязадающего конденсатора 98 через времязадающий транзистор 99. Очевидно, что эти времена определяются напряжением на затворах времязадающкх транзисторов, которое, в свою очередь, определяется разностью входных напряжений дифференциального усилителя (входы с и g). Причем дифференциальний усилитель подключен таким образоМ, что увеличение напряжения на 40 вход g при неизменном напряжении на входе е приводит к уменьшению напряжения на выходе дифференциального усилителя, а .следовательно, к понижению частоты генерирования генера- 4 тора. Напряжение на входе g. вырабатывается преобразователем частотынапряжения. При приходе на затворы проходного транзистора.118 и ключе- вого транзистора 120, дозирующий конденсатор 121 заряжается до напряжения U определяемого делителем напряжения, и величина заряда в установившемся режиме равна

Q = Ц ° С где Q — величина заряда кондейса4 тора во время действия импульса на выходе a„

U — величина напряжения на де4 лителе напряжения в точках и 1

С вЂ” величина доэирующего конденсатора.

После окончания импульса на выходе и. и установления высокого уровня на выходе h транзисторы 118 и б5

120 закрыВаются и открываются проходные транзисторы 11б и 117 и часть заряда с дозирующего конденсатора передается на накопительный конденсатор через смещающий транзистор 123 °

Величина оставшегося заряда на дозирующем конденсаторе. равна

Qk U1 С91 где Q — величина оставшегося заряда на доэирующем конденсаторе в установившемся режиме при действии импульса на выходе b — падение напряжения между затвором и истоком транзистора 119 в установившемся режиме.

При идентичности размеров транзисторов 110, 114 и 122 токи, протекающие через делители напряжения и истоковый повторитель, равны, и, следовательно, при идентичности транзисторов 108, 112 и 119,напряжения между затворами и истоками этих транзисторов равны. Следовательно, величина заряда, который передается в накопительный конденсатор за один период составляет

3 Uz где 9 — величина заряда, переданная в накопительный конденсатор эа один период; величина напряжения на делих

I телях в точках п и и

Напряжение на накопительном конденсаторе увеличивается за один период на величину

„ Ug.ñ

С н где a,U — Увеличение напряжения на накопит ел ь н ом к он де н с ат оре э а один период;

С вЂ” величина емкости накопительн ного конденсатора.

Таким образом, напряженке на накопительном конденсаторе возрастает при каждой передаче заряда. Одновременно часть заряда накопительного конденсатора .стекает через регулирующий резистор 124 и величина заряда, на который разряжается накопительный конденсатор эа один период, составляет

AQ = UUr

R величина, на которую разряжается накопительный конденсатор; величина напряжения в точке g велич и н а ре гулирующе ro реэистора; период следования импульсов генератора.

911693

1б конденсатора через регулирующий резистор ор . При большом коэффициент е усиления дифференциального усилителя

U+ примерно равно U<. В установившемся режиме заряд, переданный из дозирующего конденсатора в накопительный за один период, полностью расходуется за счет разрядного тока через регулирующий резистор, т.е. вы полняется равенство

Ц С =®Т, (1)

9 Ин где Т вЂ” период генерирования импульсов, .из которых следует г

Ъ н р где f — частота генерирования импульсов.

При равенстве U и U<

f (2)

k ф

Как видно из выражения (2), частота генератора определяется только величинами дозирующего конденсатора и величиной регулирующего резистора, причем зависимость частоты генерирования прямо пропорциональна проводимости регулирующего резистора и не зависит от изменения, параметров времязадающих цепей генератора.

При изменении питающего напряжения изменяется U< что приводит к изменению величины передаваемого разряда в накопительный конденсатор.

Но в установившемся режиме всегда выполняются два условия:

:1) U = U = Ux i

2) UC T

ИН что приводит к выражению (2), т.е. при большом коэффициенте усиления дифФеренциального усилителя, при изменении питающего напряжения, частота в установившемся режиме практически не изменяется.

Так как изменение температуры окружающей среды приводит к изменению параметров времязадающих транзисторов и конденсаторов, то, исходя, из выражения (2), частота генерирования не изменяется при изменении температуры окружающей среды.

Таким образом, предлагаемый генератор имеет то преимущество, что его частота практически не зависит от- изменения питающих напряжений, температуры окружающей среды и изменения параметров времлзадающих элементов устройства, что позволяет применять данные генераторы в широком диапазоне изменяющихся напряжений питания и температуры окружающей сРеды и и,;и этом получать высокую стабильность частоты. Кроме того, при проектировании данного генератора не нужно предъявлять высоких требований к технологическому разбросу и стабильности параметров времязадающих элементов, что, в ,свою очередь, при использовании устройства в интегральных схемах, позволяет значительно повысить процент выхода годных микросхем. первого и второго блокирующих транзисторов, которые соответственно включены между входом левого плеча триггера и общей шиной и между выходом левого плеча триггера и общей шиной, выход второй цепочки подключен к затворам верхнего транзистора первой цепочки н повторяющего тран1

36

46

Формула изобретения

1. Импульсный генератор, содержащий статический триггер и два заторможенных мультивибратора, каждый из которых содержит инвертор обратной связи, времязадающий конденсагор, времязадающий транзистор и разрядный транзистор; выходом подключенных к соответствующим входам триггера, о т л и ч а ю щ и и с .я тем, что, с целью расширения функциональных возможностей, в него дополнительно введены устройство выделения последнего периода, делитель напряжения, дифференциальный усилитель, устройство запуска, устройство выделения сигналов рассогласования и параллельно соединенные разрядный резистор и накопительный конденсатор, причем устройство запуска содержит два блокирующих транзистора и две цепочки, состоящих из двух последовательно включенных транзисторов, а устройство выделения сигналов рассогласования содержит два двухтактных усилителя, состоящих из повторяющего и инвертирующего транзисторов, первую цепочку,из четырех последовательно включенных транзисторов, элемент ИЛИ на два входа с запоминающим конденсатором между затвором и истоком нагрузочного транзистора, один иэ входов элемента ИЛИ подключен к шине синхронизации и затворам нижних транзисторов первой цепочки устройства запуска и цепочки устройства выделения сигналов рассогласования, второй вход элемента ИЛИ подключен ко входу устройства выделения последнего периода к выходу правого плеча триггера и к затворам повторяющего транзистора второго двухтактного усилителя и верхнего транзистора второй цепочки устройства запуска, второй вход устройства выделения последнего периода подключен к выходу левого плеча триггера и к затворам инвертирующих транзисторов двухтактных усилителей и нижнего транзистора второй цепочки устройства запуска, выход первой цепочки устройства запуска подключен к затворам

911693

17

18 эистора первого двухтактного усилителя, выход первого двухтактного усилителя подключен к. затвору среднего транзистора цепочки устройства выделения сигналов рассогласования, выход второго двухтактного усилителя подключен к затвору нагрузочного транзистора элемента ИЛИ, выход элемента ИЛИ подключен к затвору верхнего транзистора цепочки устройства выделения сигналов рассогласования а выход этой цепочки подключен к точке соединения разрядного резистора, накопительного конденсатора и к одному из входов дифференциального усилителя, второй вход дифференциального усилителя подключен к делению напряжения, а выход дифференциального усилителя. подключен к затворам времязадающих транзисторов, выход устройства выделения последнего периода подключен к стокам повторяю- 20 щего транзистора второго двухтактного усилителя и верхнего транзистора второй цепочки устройства запуска.

2. Импульсный генератор, содер 5 жащий статический триггер и два заторможенных мультивибратора, каждый из которых содержит инвертор обратной связи, времязадающий конден .сатор, времязадающий транзистор и разрядный транзистор, выходом подключенных к соответствующим входам триггера, отличающийся тем, что, с целью расширения функциональных возможностей, в него дополнительно введены элемент ИЛИ, запускающий конденсатор, включенный между выходом элемента ИЛИ и шиной питания, два дополнительных блокирующих транзистора и две цепочки формирования сигналов блокировки, 40 каждая из которых включена между одним из выходов триггера и общей шиной, и состоящих из последовательно включенных смещающего и обнуляющего транэисторов, соединенных с затворами разрядных транзисторов заторможенных мультивибраторов и со входом элемента ИЛИ,причем затвор и сток смещающего транзистора цепочки формирования сигналов блокиРовки подключены к одному иэ выходов триггера, а затвор обнуляющего транзистора этой цепочки подключен к другому выходу триггера, выход элемента ИЛИ подключен к затворам дополнительных блокирующих транзисторов, один иэ которых включен между одним из выходов триггера и общей шиной, а другой — между противоположным этому выходу входом триггера и общей шиной.

3. Импульсный генератор,,содержащий статический триггер и два заторможенных мультивибратора, каждый из которых содержит инвертор обратной связи, времязадающий конденсатор, времязадающий транзистор и разрядный транзистор, выходом подключенных к соответствующим входам триггера, о тл и ч а ю шийся тем, что, с целью расширения функциональных воэможностей, в него дополнительно введены вторая цепочка иэ четырех последовательно включенных транзисторов, и преобразователь частоты-напряжения, содержащий истоковый повторитель, три проходных транзистора, блокирующий транзистор, смещающий транэистор, дозирующий конденсатор, накопительный конденсатор и регулирующий резистор, причем сток и затвор смещающего транзистора подключены к истоку первого проходного транзистора, сток которого подключен к затвору повторяющего транзистора истокового повторителя и к истоку второго проходного транзистора, сток второго проходного транзистора через дозирующий конденсатор подключен к выходу истокового повторителя, а через третий проходной транзистор — к выходу второй цепочки из четырех последовательно включенных транзисторов между выходом истокового повторителя и общей шиной подключены нагрузочный и блокирующий транзисторы, причем затвор нагрузочного транзистора подключен к выходу цепочки из четырех последовательно включенных транзисторов, затворы первого и второго проходных транзисторов подключены к одному из выходов триггера, а затворы третьего проходного.и блокирующего транзисторов подключены ко второму выходу триггера.

Источники информации, принятые во внимание при экспертизе

1. Патент США Р 4066328, кл ° Н 03 К 3/28, 31.01.78.

2. Авторское свидетельство СССР

9 570185, кл ° Н 0 3 К 3/281,28.04 .77 (прототип).

911693

Фиг Х

Составитель Л. Николаева

Редактор Jl. Горбунова Техред.М.Реавес Корректор А. Ференц

5аказ 1147/49 .Тираж 954 Подписное

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, X-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4