Многоканальное устройство для сопряжения источников сообщений с цифровой вычислительной машиной

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советсиик

Социаяистичесиик

Респубпии

<и 920693 (6l) Дополнительное к авт. свид-ву (22)Заявлено 30,04. 80 {2! ) 2918695/18-24 (51}М. Кл.

G 06 F 3/04

Ю с присоединением заявки 11я (23) Приоритет

61еулврстееккЫ кемктет

СССР ае делен нзабретевнк и еткрыткя

Щ} УДК 681.325 (088. 8) Опубликовано 15.04.82.Бюллетень .Ж 14

Дата опубликования описания 15. 04. 82 (72) Авторы изобретения

Е.Л.Кон, Н.Н.Матушкйн и А.А.Южа (7l) Заявитель

Пермский политехнический институт (54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ

ИСТОЧНИКОВ СООБЩЕНИЙ С ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ

МАШИНОЙ

Изобретение относится к вычислительной технике, в частности к уст-. ройствам для сопряжения, а также может быть использовано в системах управления и передачи информации.

Известно многоканальное устройство для сопряжения источников случайных потоков сообщений с цифровой вычислительной машиной. Известное устройство сопряжения производит упорядочение сообщений, поступающих последовательно в случайные моменты времени, при этом организуется очередь, в которой сообщения расположены в порядке поступления (1) .

Однако в устройстве сопряжения не предусмотрена возможность изме= нения порядка расположения сообще-, ний в очереди в зависимости от важности информации, содержащейся в сообщении.

Наиболее близким к изобретению о технической сущности и достигаемому реэультату является многоканальное устройство для сопряжения источников сообщений с цифровой вычислительной машиной, содержащее блок формирования адреса, блок памяти, блок управления коммутацией, блок формирования кода приоритета, блок управления, блок формирования номера позиции очереди, каналы, кажд тй иэ которых содержит регистр признака канала, регистр приоритета, регистр номера позиции очереди канала, группу коммутаторов канала, соединенных между собой определенным образом (21.

Однако указанное устройство со15 пряжения имеет ограниченные функциональные возможности. Время ожидания начала обслуживания единственно зависит от приоритета поступающего сообщения и текущего сос20 тояния очереди. В этих условиях при ограниченной длине очереди (объеме буферной памяти) отказ в обслуживании получают вновь поступающие эа3 - 92069 явки низких приоритетов беэ учета времени пребывания в очереди заявок высших приоритетов, При изменении параметров входного потока, а именно, при наличии преобладающего характера сообщений определенного приоритета, другие сообщения более низкого приоритета, а также вновь поступающие заявки этого же приоритета к обслуживанию не допус- 0 каются, так как буферная память заполнена, В условиях резкого возрастания нагрузки (например, увеличилась интенсивность входного потока) система переходит к обслуживанию заявок с наибольшим приоритетом ь порядке их поступления, не принимая во внимание ограничений на допустимое время ожидания с учетом изменившейся интенсивности поступления заявок.

Перечисленные недостатки ведут к тому, что ухудшаются качественные показатели функционирования устройства при широком изменении парамет" ров входного потока, так как среднее время ожидания обслуживания увеличивается, Целью изобретения является повышение пропускной способности устрой- З0 ства при широком диапазоне изменения параметров входного потока сообщений °

Поставленная цель достигается тем, что в многоканальное устройство для сопряжения источников,сообщений с цифровой вычислительной машиной, содержащее блок формирования адреса, первый вход которого является пер40 вым входом устройства и соединен с первыми входами блока памяти, блока управления и с входом блока формирования кода приоритета, блок формирования номера позиции очереди, вы45 ход которого соединен со вторым входом блока управления, блок управления коммутацией, а в каждом каналерегистр признака канала, вход и выход кОторого соединены соответственно с выходом первого и кодовым входом второго коммутатора канала, регистр номера позиции очереди канала, первый вход которого соединен с выходом третьего коммутатора канала, регистр приоритета канала, вход которого соединен с выходом четвертого коммутатора, причем первый и второй выходы блока памяти соедине3 4 ны соответственно со вторым входом блока формирования адреса и выходом устройства, второй вход которого соединен с третьим входом блока управления, первый выход блока управления соединен со входом блока управления коммутацией, группа выходов которого соединена с первыми управляющими входами вторых коммутаторов соответствующих каналов, выходы вторых ком-, мутаторов каналов соединены с соответствующими входами первой группы входов блока памяти, выход блока формирования адреса соединен со вторым входом блока памяти и с кодовыми входами первых коммутаторов каналов, выход регистра номера позиции очереди канала соединен с соответствующим входом группы входов блока управления коммутацией и с соответствующим входом первой группы входов блока формирования номера позиции очереди, выходы первой группы выходов блока управления соединены с управляющими входами первых и четвертых коммутаторов каналов, выходы второй группы выходов блока управления соединены с управляющими входами третьих коммутатотов каналов, выходы третьей группы выходов блока управления соединены со вторыми входами регистров номера позиции очереди каналов, выходы четвертой группы выходов блока управления соединены с третьими входами регистров номера позиции очереди каналов, кодовые входы третьих коммутаторов каналов соединены с выходом блока формирования номера позиции очереди, выход блока формирования кода приоритета соединен с кодовыми входами четвертых коммутаторов каналов, а выходы регистров приоритета каналов соединены со входами второй группы входов блока формирования номера позиции очереди, введен блок формирования кода времени допустимого ожидания начала обслуживания, а в каждом канале — регистр допустимого времени ожидания и пятый коммутатор, причем вход и выход блока формирования кода времени допустимого ожидания начала обслуживания соединены соответственно с первым входом устройства и с кодовыми входами пятых коммутаторбв каналов, управляющие входы пятых коммутаторов каналов соединены с выходами первой группы выходов блока управления, а выходы—

15

25

50

55 пределителя 31, связанных с первой группой входов мультиплексора 33. Непосредственно сообщение поступает на вторую группу входов мультиплексора 33 от регистра 30. На третью с первыми входами регистров допусти.мого времени ожидания, вторые входы которых связаны со вторым выходом блока управления, а выходы регистров допустимого времени ожидания соединены с установочными входами регистров признака. канала, регистров номера позиции канала и регистров приоритета одноименных каналов, с установочными входами блока памяти и с вторыми управляющими входами вторых коммутаторов соответствующего канала. Кроме того, блок формирования кода допустимого времени ожидания выполнен в виде регистра и шифратора, а вход блока соединен со входом регистра, выход которого через шифратор соединен с выходом блока.

На фиг. 1 Представлена структурная схема устройства, на фиг. 2 один из конкретных вариантов ее выполнения.

Устройство содержит (фиг. 1 ) блок формирования адреса 1, блок памяти

2, блок управления коммутацией 3, блок формирования кода приоритета

4, блок управления 5, блок формирования номера позиции очереди 6, каналы 7 и 8, регистр допустимого времени ожидания 9, регистр признака канала 10, регистр приоритета

11 регистр номера позиции очереди

12, первый 13, четвертый !4, третий 15, второй 16 коммутаторы канала, первый вход устройства 17, второй вход устройства 18, выход 19 многоканального устройства для сопряжения источников сообщений с ЦВМ, первая группа выходов 20, вторая группа выходов 21, третья группа выходов 22, четвертая группа выходов 23 блока управления 5, первая группа входов 24, вторая группа входов 25 блока формирования номера позиции очереди 6, первый выход 26 блока управления 5, пятый коммутатор 27 канала, блок 28 формирования кода вре мени допустимого ожидания начала обслуживания, второй выход 29 блока управления. Блок формирования адреса

1 содержит (фиг. 2) регистр 30, распределитель импульсов 31, мультиплексоры 32. Блок памяти 2 содержит мультиплексор 33, запоминающее устройство 34, мультиплексор 35, селекторы 36, регистр 37, шифратор

38, регистр 39, шифратор 40, регистр

920693 6

41, шифратор 42, мультиплексор 43, запоминающее устройство (ПЗУ) 44, мультиплекстор 45, регистр операции 46, дешифратор 47, мультиплексор 48, регистр условий 49, дешифратор условий 50, мультиплексоры 5!

52, сумматор 53, регистр 54, вьгходы 55-59 блока управления входы

60-62 блока управления, являющиеся также соответственно выходом блока формирования адреса и выходами каналов устройства. Блок формирования адреca I содержит входной регис гр

30, распределитель 31, мультиплексор 32. Блок памя.и 2 содержит входной мультиплексор 33, запоминающее устройство 34, выходной мультиплексор 35 ° Блок управления коммутацией 3 состоит из совокупности селекторов 36, число которых равно количеству каналов устройства.

Блок формирования кода приоритета 4 содержит регистр 39 и шифратор 40. Блок управления 5 представляет собой управляющий автомат с жесткой логикой и содержит шифратор адреса программы 42, мультиплексор

43, запоминающее устройство 44, мультиплексор 45, регистр операций 46, дешифратор операций 47, мультиплексор 48, регистр условий 49, дешифратор условий 50. Блок формирования номера позиции очереди 6 содержит мультиплексоры 51 и 52, сумматор 53, регистр-накопитель 54. Блок формирования кода времени допустимого ожидания начала обслуживания 28 содержит регистр 37 и шифратор 38. На управляющие входы регистров 30, 37, 39 и 41 от дешифратора операций 47 подается сигнал 55. Запись в регистры 46, 49 и 54 осуществлена парафазным кодом.

Мультиплексор 32 имеет группу выходных шин 60, информация по которой поступает на вход мультиплексора 48.

Мультиплексоры 43, 45, 5! и 52 управляются сигналами 56-59 с дешифратора операций 47. По группе входов от регистра условий 49 на дешифратор условий 50 поступает внешняя информация, а с регистра операции 46 — внутренняя информация. В ячейках ОЗУ 34 хранятся поступающие сообщения. Адрес задается состоянием выходов рас920693 группу входов мультиплексора 33 поступает адрес сообщений, время обслуживания которых истекло.

В ПЗУ 44 хранятся коды микрокоманд, а формирование кода микрокоманцы зацается состоянием выходных информационных шин дешифратора условиИ 50, Формирование кода начальной микрокоманды микропрогра мы соответствующего режима работы устройства сопря- !О жения задается состоянием шин шифратора адреса программы 42. Изменение состояния распределителя 31 осуществляется по приходу внешних сигналов на входные шинъ1 17 (изменение состоя- !5 ния происходит всякий раз по приходу очередного сообщения). Каждыи из селекторов 36 настраивается на определенное состояние регистра 12 в составе группы регистров 9, 10, р0 !

1 и !2, обеспечивающего перемещение заявки в очереди в соответствии с временем прихода и приоритетом.

Связь с выхода дешифратора условий

50 на вхоц мультиплексора 48 Нео6- 25 хоцима для проверки внешних логических условий с целью ветвления по микропрограмме. Появление сигналов на входах 61 и 62 означает окончание допустимого времени ожидания начала З0 обслуживания конкретной заявки. Появление одного из этих сигналов должно повлечь за собой стирание соответствующих ячеек в ОЗУ 34. Вход !8 предназначен дчя передачи информации от ЦВМ к устройству сопряжения.

Выходы 20-23, 26 и 29 соединены с выходами дешифратора операций 47.

Устройство работает в трех режи40 мах.

Первый — реализуется при приходе сообщения на вход 17 от источника и имеет целью постановку пришедшего сообщения на место в очереди в соответ, ствии с состоянием очереди в мо45 мент прихода и важности информации, содержащейся в сообщении. Состояние очереди определяется числом сообще ний, стоящих в очереди, и кодами приоритетов 1,важностью) этих сообщений.

Код состояния очереди снимается с выхода блока 6.

Второй — реализуется при поступлении на вход 18 служебного сигнала вызова сообщения, стоящего на первом месте очереди.

Третий — реализуется при истечении времени допустимого ожидания начала обслуживания у одного из сообщений, хранящегося в блоке памяти 2 и занимающего один из каналов 7 и 8 °

Это сообщение исключается из очереди, и блок формирования номера позиции очереди 6 определяет новое состояние очереди, зависящее от числа оставшихся сообщений и их важности °

В первом режиме устройство функционирует следующим образом, Блок 1 вырабатывает адрес свободной ячейки блока памяти 2. По этому адресу код сообщения записывается в блок памяти 2 и хранится там все время пребывания в очереди. Одновременно с этим блок 4 вырабатывает код приоритета, а блок 28 формирует коц времени допустимого ожидания начала обслуживания. Поступившее сообщение воздействует также на блок управления 5. В соответствии с сигналом, приходящим из блока 6, блок управления 5 вырабатывает: на выходах 20 — сигналы управления, которые производят запись кода адреса, кода приоритета и кода времени допустимого ожидания начала обслуживания пришедшего сообщения в свободные регистры 10, 11 и 9 каналов

7 и 8 на выходах 21 — сигналы упJ равления, которые осуществляют запись номера позиции очереди в соответствующий регистр 12 каналов

7 и 8; на выходах 23 — сигналы управления, которые уменьшают на единицу номера позиций очереди сообщений, приоритет которых меньше приоритета пришедшего сообщения; на

I выходе 29 — управляющий сигнал, который уменьшает на единицу код времени допустимого ожидания начала обслуживания, хранящийся в регист— рах 9 всех каналов 7 и 8. На этом постановка сообщения в очередь за— канчивается.

Функционирование устройства во втором режиме начинается по приходу на вход 18 сигнала от ICBM, который воздействует на блок управления 5. При этом блок управления 5 вырабатывает последовательно: на выходе 26 — сигнал управления, воздействующий на блок 3, на одном из выходов которого, в свою очередь, появляется сигнал управления, если состояние соответствующего регистра

12 в каналах 7 и 8 соответствует первой позиции очереди. Этот сигнал по9? 0693 !О зоне изменения параметров входного потока сообще пш путем варьирования времени допустимого ожидания обслуживания с учетом изменяющихся параметров входного потока.

Фломула изобретения ступает на соответствующие коммутаторы 16 каналов 7 и 8. При этом адрес сообщения, стоящего на первой позиции очереди, поступает в блок памяти 2. По этому адресу иэ блока памяти 2 на выход 19 выдается код сообщения, на выходах 22 — управляющие сигналы, которые увеличивают номера позиций очереди в занятых регистрах !О

l2 кана.нов 7 и 8 на единицу. Такое изменение номеров позиций очереди означает продвижение очереди. Один из этих сигналов переводит соответствующий регистр 12 в одном иэ каналов 7 и 8 в незанятое состояние.

На этом режим вызова сообщения, стоящего на первом месте очереди, в ЦВМ оканчивается.

Работа устройства в третьем режиме о начинается в тот момент, когда появляется сигнал на выходе регистра 9 каналов 7 и 8, что соответствует окончанию времени допустимого ожида— ния начала обслуживания определенным сообщением. В момент прихода каждого сообщения на первый вход устройства 17 на выходе 29 блока управления 5 появляется сигнал, уменьшающий на единицу состояние регистров

9 всех каналов. В момент равенства нулю состояния регистра 9 одного из каналов 7 и 8, сигнал с выхода этого регистра производит установку в "0" регистров 10 11 и !2 одt

35 ноименного канала. Кроме этого срабатывает второй коммутатор 16. При этом по адресу сообщения, поступающего в блок памяти 2, происходит сброс соответствующей ячейки памяти в ноль, Как видно изменение интенсивности входного потока сообщений приводит и к изменению времени допустимого ожидания начала обслуживания, таккак код регистра 9 списывается поступающими сообщениями. Таким образом, величина времени допустимого ожидания корректируется с учетом интенсивности входного потока. Причем, чем выше интенсивность входного потока, тем меньше среднее время допустимого ожидания начала обслуживания. Отсюда повышается пропускная способность многоканального устрой55 ства для сопряжения сообщений с ЦВМ.

Таким образом, изобретение поэво ляет повысить пропускную способность устройства при широком диапа1. Многоканальное устройство для сопряжения и" точников сообщений с цифровой вычислительной машиной, содержац|ее блок формирования адреса, первый вход которого является первым входом у тройства и соединен с первыми входами блока памяти, блока управления и со входом блока формирования кода приоритета, блок формирования номера позиции очереди, выход которого соединен со вторым входом блока управления, блок управления коммутацией, а в каждом канале — регистр призака канала, вход и выход которого соединены соответственно с выходом первого и кодовым ! входом второго коммутатора канала, регистр номера позиции очереди канала, первый вход которого соединен с выходом третьего коммутатора канала, регистр приоритета канала, вход которого соединен с выходом четвертого коммутатора, причем первый и второй выходы блока памяти соединены соответственно со вторым входом блока формирования адреса и выходом устройства, второй вход которого соединен с третьим входом блока управления, первый выход блока управления соединен с входом блока управления коммутацией, группа выходов которого соединена с первыми управляющими входами вторых коммутаторов соответствующих каналов, выходы вторых коммутаторов каналов соединены с соответствующими входами первой группы входов блока памяти, выход блока формирования адреса соединен со вторым входом блока памяти и с кодовыми входами первых коммутаторов каналов, выход регистра номера позиции очереди канала соединен с соответствующим входом группы входов блока управления коммутацией и с соответствующим входом первой группы входов блока формирования номера позиции очереди, выходы первой группы выходов блока управления соединены с управляющими входами первых и четвертых коммутаторов

1l 92 каналов, выходы второй группы -выходов блока управления соединены с управляющими входами третьих коммутаторов каналов, выходы третьей группы выходов блока управления соединены со вторыми входами регистров номера позиции очереди каналов, выходы четвертой группы выходов блока управления соединены с третьими входами регистров номера позиции очереди каналов, кодовые входы третьих коммутаторов каналов соединены с выходом блока формирования номера по" зицни очереди, выход блока формирования кода приоритета соединен с кодовыми входами четвертых коммутаторов каналов, а выходы регистров приоритета каналов соединены со входами второй группы входов блока формирова" ния номера позиции очереди, о т— л и ч а ю щ е е с я тем, что, с целью повышения пропускной способности устройства при широком диапазоне изменения параметров входного потока сообщений, оно содержит блок форурования кода времени допустимого ожидания начала обслу-:гжнания, а в каждом канале -.регистр допустимого времени ожидания и пятый коммутатор, . причем вход и выход блока формирования кода времени допустимого ожидания начала обслуживания соединены со0693 12 ответственно с первым входом устрой= ства и с кодовыми входами пятых коммутаторов каналов, управляющие входы пятых коммутаторов каналов соединены с выходами первой группы выходов блока управления, а выходы — c первыми входами регистров допустимого времени ожидания, вторые входы которых связаны со вторым выходом блока уп10 равления, а выходы регистров допу- „ стимого времени ожидания соединены с установочными входами регистров признака канала, регистров номера позиции канала и регистров приоритета.

1$ одноименных каналов, с установочными входами блока памяти и с вторыми управляющими входами вторых коммутаторов соответствующего канада.

2. Устройство по и, 1, о т л и— рр ч а ю щ е е с я тем„ что, блок формирования кода допустимого времени ожидания выполнен в виде регистра и шифратора, а вход блока соединен со входом регистра, выход которого чеИ рез шифратор соединен с выходом блока.

Источники информации, принятые во внимание при зкспертизе

l. Авторское свидетельство СССР щ Р 489100, кл. G 06 F 3/00, 1975 °

2. Авторское свидетельство СССР

У 643861, кл. G 06 г 3/00, 1979.