Устройство для защиты электронной запоминающей схемы от нарушений питания

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союэ Советских

Социалмсткчвских

РВСПУблнк

<>920951 (61) Дополнительное к as т. св ид-в у— (22) Заявлено 070780 {2! ) 2952639/24-07

Р М К,з

Н 02 Н 7/20

Н 02 Н 7/12

Н 02 М 1/18 с присоединением заявки Ко(23) Приоритет

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 15043 2. Бюллетень ¹ 14

Дата опубликования описания 150482

f$3f УДК 621.316 . 925.4:621 .. .314.572 (088 ° 8) В.A. Васильев и И.Д. Соболев (72) Авторы изобретения (71) Заявитель.(54) УСТРОЙСТВО ДЛЯ ЗАЩИТЫ ЭЛЕКТРОННОЙ

ЗАПОМИНАКЗЩЕЙ СХЕМЫ ОТ НАРУШЕНИЙ

НИТАНИЯ

Изобретение относится к защите электронной техники от нарушений пи-i тания.

Известно устройство защиты полупроводниковой запоминающей схемы, содержащее блоки контроля и коммутации основного и буферного источников питания (1).

Недостаток его — сложность схемы.

Наиболее близким по техническим средствам и достигаемому результату, является устройство для защиты запоминающей схемы от нарушения питания, содержащее триггер, связанный с бло-. ком управления, блок контроля напряжения, основной и буферный источники питания, подключенные к общей и питающим шинам, и реле йанряжения, подключенное к сети питания (2).

Недостаток этого устройства — пониженная надежность.

Цель изобретения — повышение надежности.

Для достижения этой цели устройство снабжено резистором и стабилитроном, а блок контроля питающего напряжения выполнен на D-триггере, информационный вход которого соединен .с выходом Разрешение записи блока управления, прямой выход триггера подключен к возбуждающему входу запоминающей схемы, а инверсный и -вход триггера через резистор подключен к общей и через стабилитрон и контакт реле .напряжения — к питающей шинам.

На чертеже представлена схема устройства °

Схема устройства содержит шину пи тания 1 блока управления 2, шину Разрешение записи 3 и общую шину 4, реле контроля напряжения сети

5, стабилитрон 6, резистор 7, шину питания 8, D-триггер 9, запоминающую матрицу 10, буферный Il и основной

15 . 12 источники питания с развязывающими. диодами 13 и 14, контакт 15 реле 5 °

Напряжение источника 11 несколько ниже напряжения источника питания

12, поэтому при работе источника 12

20 к диоду 14 приложено обратное, а диоду 13 — прямое напряжение, вследствие чего блок 2,. триггер 9 и матрица 10 находятся под напряжением источника 12. Высокий потенциал с ши25 ны 1 через замкнутый контакт 15, стабилитрон 6 поступает на инверсный

R-вход триггера 9, тем самым разрешается прохождение сигнала, Разрешение записи с блока управления

30 2 по шине 3 через триггер 9 на вход

920951

Формула изобретения

Составитель В. Литвиненко

Редактор К. ° Волощук Техред И. Гайду Корректор М. Коста

Заказ 2365/67

Тираж 670 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

I Запись матрицы 10. При отключении источника 12 по вторичной цепи постоянного тока потенциал на шине 1 начинает уменьшаться и при падении его ниже, чем напряжение источника

11, к диоду 13 прилагается обратное а диоду 14 - прямое напряжение, вследствие чего триггер 9 и матрица

10 находятся под напряжением источ ника 11. При дальнейшем снижении потенциала на шине 1 сопротивление IO стабилитрона 6 начинает резко возрастать, вследствие чего на инверсный k -âõîä триггера 9 через резистор 7 поступает низкий потенциал с шины 4, и тем самым триггер 9 блоки- 15 рует прохождение сигналов Разрешение записи с блока управления 2 по шине 3 на вход матрицы 10. При включении источника 12 на шине 1 восстанавливается рабочий потенциал и g0 на -вход триггера 9 поступает высокий сигнал, что обеспечивает возможность обращения к матрице 10. При отключении источника 12 первичной цепи переменного тока реле 5, обладающее меньшей инерционностью, чем источник 12, отключается быстрее падения потенциала на шине 1 до величины, меньшей напряжения стабилиза« ции стабилитрона 6.При этом контакт

15 отключается и на вход триггера 9 через резистор 7 поступает низкий . потенциал с шины 4, чем запрещаетсяобращение к матрице 10.

Устройство имеет простую схему и обеспечивает повышенную надежность и быстродействие защиты.

Устройство для защиты электронной запоминающей схемы от нарушений питания, содержащее триггер, связанный с блоком управления, блок контроля напряжения, основной и буферный источники питания, подключенные. к общей и питающим шинам, и реле напряжения, подключенное к сети питания, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности, оно снабжено резистором и стабилитроном, а блок контроля питающего напряжения выполнен на Р-триггере, информационный вход которого соединен с выходом Разрешение записи блока управления, прямой выход триггера подключен к возбуждающему входу запоминающей схемы, а инверсный R-вход триггера через резистор подключен к общей и через стабилитрон и контакт реле напряжения - к питающей шинам.

Источники информации, принятые во внимание при экспертизе

1. Патент Японки Р 52-47858, кл. Н 02 Н 7/12, 1977.

2. Патент CI1IA 4.122.359,307-64, 1.976 .