Амплитудный компаратор

 

ОП ИСАН И И (iu921068

ИЗОВРЕТЕН ИЯ

Союз Советски к

Социапнстичвсиик

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l ) Дополнительное к авт. санд-ву (22) Заявлено 03. 07.80 (2l ) 2950064/18-21 (5! )М. Кл. с присоединением заявки яе

Н 03 < 5/19

1веударствииый квинтет

СССР аа авааи кзейретевкй и, етерытвй (23 }Приоритет

° 373..64(688,8) Опубликовано 15 .04 ° 82 ° тиоллетень,яе 14

Дата опубликования описания 17. 04. 82

1 (72) Автор изобретения!

Г

" . aт У".

А. 8. Чурбаков (71) Заявитель (54) АМПЛИТУДНЫИ КОМПАРАТОР

Изобретение относится к импульсной техни ке .

Известен амплитудный компаратор, содержащий два дифференциальных усилителя, входы и выходы первого из которых соединены с источниками сравниваемых сигналов и входом второго,кас кады сдвига, уровня, цепь-из резисторов, с которой соединены коллекторные нагрузки первого дифференциально"

ro усилителя И3.

Недостатком данного компаратора является его сложность.

Наиболее близким по технической сущности к предлагаемому является компаратор, содержащий дифференциальную пару транзисторов с нагруэочными элементами в их коллекторных це пях и общим эмиттерным элементом, источник питания, источник входного сигнала, связанный с базой одного иэ транзисторов, нагрузку и два резистора, связанных с базой другого транзистора, аричем один резистор связан с шиной истрчника питания 223..

Однако данный компаратор характе" риэуется недостаточной температурной

S стабильностью и точностью.

Целью изобретения является повышение термостабильности и точности при одновременном расширении функци" ональных воэможностей.

Поставленная цель достигается тем, что s амттлитудный компаратор, содержащий два транзистора, эмиттеры которых соединены между собой и через первый резистор подключены к общей ши" не, а коллекторы через второй и тре-,, тий резйсторы соединены с шиной питания, база первого иэ транзисторов подключена к источнику входных сигналов, а база второго транзистора подключена к делителю напряжения из двух резисторов, и четвертый резистор, введены два дополнительных транзистора противоположного упомянутым транзисторам типа проводимости и пятый резистор, Ю

3 92106 включенный между базой второго транзистора и коллектором первого дополнительного транзистора, соединенным с базой второго дополнительного транзистора, коллектор которого через чет-s вертый резистор соединен с общей шиной, причем эмиттеры дополнительных транзисторов соединены с шиной питания, а база nepaoro дополнительного транзистора соединена с коллектором 1в второго транзистора.

На чертеже приведена принципиальная электрическая схема компаратора.

Компаратор содержит транзисторы 1, 2, резисторы 3-7, делитель напряжения из резисторов 8 и 9, допол«нительные транзисторы 10 и 11. На

,чертеже также показан источник 12 сигнала и источник 13 напряжения питания., го

Принцип работы компаратора заклю- чается в следующем.

При подаче напряжения от, источника питания 13 и при нулевом напряжении на выходе источника входного сиг- 25 нала транзистор 1 закрыт, а транзистор 2 открыт, так как через делитель из резисторов 8 и 9 на его базу подается напряжение от источника питания 13. Транзистор 10 также откро- зв ется и через резистор 7 на базу трэнзистора 2 подается дополнительное смещение. Транзистор 11 находится в состоянии отсечки и на резисторе 6 напряжение равно нулю.

При увеличении входного напряжения до величины напряжения включения ф,(падением напряжения на переходе коллектор-эмиттер можно пренебречь) транзистор 1 приоткроется, а тран" эистор 2 призакроется. В результате транзистор 10 также призакроется и напряжение смещения, подаваемое на базу транзистора 2 через резистор 7, уменьшится, т.е. еще больше подза,кроет транзистор 2, следовательно, транзисторы 2 и 10 лавинно закроются, открывая при этом транзисторы 1 и 11.

На резисторе 6 напряжение скачком увеличится до величины напряжения источника питания 13.

Как видно, напряжение включения не зависит от температуры.

Выключение устройства при снижении напряжения произойдет на его входе.

Формула изобретения с .Амплитудный компаратор, содержащий два транзистора, эмиттеры которых соединены между собой и через первый резистор подключены к общей шине, а коллекторы через второй и третий резисторы соединены с шиной питания, база первого из транзисторов подключена к источнику входных сигналов, а база второго транзистора подключена к делителю напряжения из двух резис- торов, и четвертый резистор, о т " л и ч а ю щ .и и с я тем, что, с целью повышения термостабильности и точности при одновременном расширении функциональных возможностей, в него введены два дополнительных транзистора противоположного упомянутым транзисторам типа проводимости и пятый резистор, включенный между базой второго транзистора и коллектором перво"

ro дополнительного транзистора, со" единенным с базой второго дополнительного транзистора, коллектор которого через четвертый резистор соединен с общей шиной, причем эмиттеры дополнительных транзисторов соединены с шиной питания, а база первого дополнительного транзистора соединена с коллектором второго транзистора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

У" 690622, кл. Н 03 K 5/19, 11.07 77 °

2. Патент США Ю 3581120, кл. 307-361, 16.08.71. !

921068

Составитель Г. Королев

Редактор С. Запесочный Техре .И.Ге гель КорректорС. Шекмар

Заказ 2378/73 Тираж 95 ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытий

11)ОЯ Москва М-Я Раушская наб. g. 4Д филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Амплитудный компаратор Амплитудный компаратор Амплитудный компаратор 

 

Похожие патенты:

Изобретение относится к измерительной технике и предназначено для контроля обеспечения режима насыщения транзисторного ключа - основного элемента при разработке высокоэффективной силовой бесконтактной защитно-коммутационной аппаратуры

Изобретение относится к радиотехнике и может быть использовано в устройствах анализа и измерения параметров регулярных импульсных последовательностей

Изобретение относится к импульсной технике для выделения импульсов (ИМ) по длительности и амплитуде

Изобретение относится к импульсной технике для выделения импульсов (ИМ) по длительности и амплитуде

Изобретение относится к импульсной технике и может быть использовано в устройствах анализа импульсов для выделения импульсов с заданными параметрами по длительности и амплитуде

Изобретение относится к импульсной цифровой технике для формирования импульсов требуемой длительности по каждому из трех событий: при включении питания, по сигналу замыкающей кнопки с подавлением дребезга, при обнаружении пропуска или прекращения изменения входных импульсов при разрешении обнаружения

Изобретение относится к импульсной цифровой технике, предназначено для формирования выходных импульсов с требуемой длительностью по каждому из трех событий (при включении питания, по сигналу от замыкающей кнопки с подавлением дребезга, при обнаружении пропуска или “зависания” (прекращения изменения) импульсов входного импульсного сигнала, при разрешении обнаружения) и может быть использовано, например, в качестве устройства для формирования импульсов системного сброса (RESET (RST)) микроконтроллерной или микропроцессорной системы (М-системы) обработки информации и управления с функцией аппаратного сторожевого таймера для перезапуска прикладной программы при “зависании” М-системы, проектируемой с учетом следующих основных принципов [1]: программного управления, магистрального обмена информацией, модульного построения и наращивания вычислительной мощности

Изобретение относится к импульсной цифровой технике, предназначено для формирования выходных импульсов с требуемой длительностью по каждому из трех событий (по фронту сигнала на первом управляющем входе, по нулевому уровню сигнала от замыкающей кнопки с подавлением дребезга при единичном сигнале на первом управляющем входе, при обнаружении пропуска импульса или “зависания” (прекращения изменения) сигнала на импульсном входе при разрешении единичными сигналами на первом и втором управляющих входах), и может быть использовано, например, в качестве формирователя импульсов системного сброса (RESET (RST)) устройства программного управления (УПУ) с энергонезависимым оперативным запоминающим устройством (ОЗУ) обслуживаемой или необслуживаемой микроконтроллерной или микропроцессорной системы (М-системы) обработки информации и управления с поддержкой режима аппаратного сторожевого таймера для перезапуска УПУ при “зависании” прикладной программы М-системы, проектируемой с учетом следующих основных принципов [1]: программного управления, магистрального обмена информацией, модульного построения и наращивания вычислительной мощности

Изобретение относится к импульсной технике и может быть использовано в устройствах анализа импульсов для выделения импульсов с заданными параметрами по длительности, амплитуде и периоду
Наверх